カテゴリ：SoC
ツール：－
デバイス：Cyclone® V


SCU Parity には Error インジェクション機能は搭載されていません。

Cyclone® V SoC のパリティ・インジェクション機能に対応しているのは、下記のレジスタ（sysmgr.parityinj）に定義されている 16ビットが全てとなります。
https://www.altera.com/hps/en_us/cyclone-v/hps.html#topic/sfo1410067847075.html

Cortex-A9 MPCore Technical Reference Manual の「A.10. Parity error signals」にパリティエラー信号の一覧が記載されています。
http://infocenter.arm.com/help/topic/com.arm.doc.ddi0407g/Cjaceghh.html

エラー信号として、PARITYFAILn[7:0] と PARITYFAILSCU[N:0] が掲載されていますが、PARITYFAILn[7:0] に該当するビットが sysmgr.parityinj の 16ビット（8ビット×2CPU＝16ビット）と対応しています。
一方で、SCU パリティ・エラー PARITYFAILSCU[N:0] に対応するインジェクション用のレジスタ/ビットは用意されていません。