- 半導体事業HOME
- マクニカの製品・サービス
-
技術情報
-
イベント・セミナー
- 取扱メーカー
- サポート
- お問い合わせ
- 製品購入はこちら
- 半導体事業のメルマガ登録
条件を指定して絞り込む
現在 4323 件がヒットしています。
avl_ready が deassert される要因として何が考えられますか？
IP
カテゴリ：外部メモリ・インタフェース
ツール：Quartus® Prime
デバイス：－
以下のような要因が可能性として考えられます。
- Timing Bank Pool が Full の場合
- メモリ・デバイスからのリード・データ用 FIFO が Full の場合
- ライト・データ用 FIFO が Full の場合
- ECC モードの際に、コントローラがライト・データ待ち状態の場合
参考情報
https://www.altera.com/en_US/pdfs/literature/hb/external-memory/emi.pdf
（Local Interface Signals の表の avl_ready を参照してください。）
経験豊富なFAEが