条件を指定して絞り込む
現在 4321 件がヒットしています。
Qsys で h2f_axi_master に対して FPGA 側に配置した SDRAM を接続すると以下エラーが発生します。
プラットフォーム・デザイナー
SoC FPGA
＜エラー・メッセージ＞
Error: ghrd_5astfd5k3.hps_0.h2f_axi_master: ddr_emif_0.avl_0 (<start_address>..<end_address>) is outside the master's address range (0x0..0x3fffffff)
カテゴリ：SoC
ツール：Quartus® Prime / Quartus® II
デバイス：－
h2f_axi_master は 960MB の領域のため、それ以上のサイズのコンポーネントを直接接続することはできません。
Address Span Extender ブリッジ IP を使用しアクセスするアドレスを切り替えることで、960 MB 以上の領域を扱うことが可能です。
経験豊富なFAEが