条件を指定して絞り込む
現在 4321 件がヒットしています。
Hard Processor System (HPS) 側の SDRAM を FPGA-to-HPS インタフェース から見ると、0x00000000 ～ 0xFFFFFFFF までの 32bit すべての領域を使用するような構成になってしまい、他のコンポーネントが使えません。
SoC FPGA
カテゴリ：SoC
ツール：Quartus® Prime / Quartus® II
デバイス：Cyclone® V
Address Span Extender を使用することで、DDR の占有するアドレス領域を制限することができます。
参考情報
https://www.altera.com/en_US/pdfs/literature/hb/qts/qts-qps-5v1.pdf
（Address Span Extender で検索してください。）
https://www.youtube.com/watch?v=7uHcqljmMOg&list=PL0pU5hg9yniadIUzG9gvKkf3wtwC4LdIy&index=27
経験豊富なFAEが