条件を指定して絞り込む
現在 4321 件がヒットしています。
Hard Processor System (HPS) の CLK_OSC1 と CLK_OSC2 に 入力しているクロックを FPGA 側で使用したいと考えていますが、HPS 側 OS 起動に係わらず CLK_OSC1 と CLK_OSC2 を FPGA 側で使用できますか？
SoC FPGA
カテゴリ：SoC
ツール：－
デバイス：Arria® V
CLK_OSC1 に関しては以下のナレッジ・データベースにある通り、ピンへの入力クロックがそのまま FPGA 側に分配されます。
その後、Preloader にて PLL が再設定されることに注意してください。
https://www.altera.com/support/support-resources/knowledge-base/solutions/rd01212015_943.html
CLK_OSC2 に関してはオプションとなっており、切り替えは Preloader にて実施されます。
このため、このクロックを Preloader の実行なしに FPGA 側に渡すことはできません。
FPGA 側のクロックとして利用するのであれば、HPS 側ではなく FPGA 側に配置することをおすすめします。
経験豊富なFAEが