条件を指定して絞り込む
現在 4321 件がヒットしています。
Hard Processor System (HPS) 内の SDRAM コントローラの ECC を有効後、ctrlcfg レジスタを使用してエラーを注入するとエラーが何度も検出されるのはなぜですか？また、SDRAM ECC エラーが発生したアドレスを示す erraddr レジスタの見方を教えてください。
SoC FPGA
カテゴリ：SoC
ツール：SoC EDS
デバイス：Cyclone® V
ECC エラーを強制的に発生させた場合、該当アドレスにライトアクセスが発行されるまでは ECC 情報が壊れたままとなり、同じアドレスに対してリードアクセスが発生すると再びエラーを検出します。
このため、リードアクセス発行前にライトアクセスを実施してください。
erraddr レジスタに表示されるアドレスは 64bit (8byte) を 1ワードとしたアドレスを基準として表示されます。
このため、ARM* CPU から見たアドレス（バイトアドレス）に換算するには 8倍する必要があります。
経験豊富なFAEが