条件を指定して絞り込む
現在 4321 件がヒットしています。
Data rate (TX, RX)：1Gbps、Reference clock frequency (TX)：100MHz、Selected CDR reference clock frequency (RX)：100MHz の条件で Transceiver Native PHY を使用をする場合、各入力ピンにどのようなクロックを接続すれば良いでしょうか？
カテゴリ：トランシーバ
ツール：Quartus® Prime / Quartus II
デバイス：Cyclone® V
以下の入力ピンに接続するクロックを記載します。
tx_pll_refclk：トランシーバ・バンクの refclk ピン経由で、外部から 100MHz を供給
rx_cdr_refclk：tx_pll_refclk と共通
tx_std_coreclkin (*1)：tx_std_clkout を接続
rx_std_coreclkin (*1)：rx_std_clkout を接続
なお、tx_parallel_data は tx_std_clkout を使い、rx_parallel_data は rx_std_clkout を使って、それぞれドライブしてください。
また、tx_std_coreclkin や rx_std_coreclkin についての詳細は、以下のドキュメントを参照してください。
https://www.altera.com/en_US/pdfs/literature/ug/xcvr_user_guide.pdf
（Cyclone V Transceiver Native PHY IP Core Overview の Chapter を参照してください。）
経験豊富なFAEが