条件を指定して絞り込む
現在 4321 件がヒットしています。
Cyclone V SoC デバイスの Hard Processor System (HPS) 側の Ethernet Media Access Controlle (EMAC) のインタフェースについて、ケース1：HPS 側の I/O を使用した時、ケース2：FPGA 側の I/O を使用した時、それぞれどのようなインタフェースをサポートしていますか？
SoC FPGA
プラットフォーム・デザイナー
カテゴリ：SoC
ツール：Quartus® Prime / Quartus II
デバイス：Cyclone® V
HPS 側の I/O を使用した時は、RGMII のみとなります。
FPGA 側の I/O を使用して、FPGA 回路内でのアダプタを使用しない時には、GMII または MII となります。
FPGA 側の I/O を使用して、FPGA 回路内でのアダプタを使用すれば、RMII, RGMII, SGMII に対応可能です。
なお、v14.1 以降では、Qsys にて GMII to RGMII や GMII to SGMII の変換アダプタが用意されています。
v14.1 より前のバージョンで RMII を使用する際には、アダプタを自作する必要があります。
詳細は、以下のドキュメントを参照ください。
https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_5v4.pdf
（The Ethernet Controller has two choices で検索してください。）
経験豊富なFAEが