カテゴリ：Quartus® Prime / Quartus II (Platform Desinger)
ツール：Quartus Prime / Quartus II
デバイス：－


Master / Slave のクロックを分離できる Clock Crossing Bridge というコンポーネントが用意されており、異なる動作クロックのコンポーネント間に挿入することにより、FIFO が挿入されパイプライン化され、複雑なクロック構成を持つデザインでは有効な手法となります。

ただし、必ず Clock Clossing Bridge を使用しなければならないということではありません。
Platform Designer (Qsys) では自動でクロック・ドメインの違いを吸収するために Clock Crossing Adapter が挿入されます。
Clock Crossing Adapter はハンドシェイク・プロトコルもしくは FIFO により調整を行うので、シンプルなデザイン構成やレイテンシを考慮する必要がある場合は、こちらが有効な手法となる場合があります。

詳細は下記の資料を参照してください。
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug-qpp-platform-designer.pdf
（クロック・クロッシング 等のキーワードで検索してください。）