Verilog-HDL で乗算器を記述した場合に、明示的に DSP ブロックを指定することはできますか?
DSP/Filter
カテゴリ:Quartus® Prime / Quartus II
ツール:Quartus Prime / Quartus II
デバイス:-
下記のように記載することで、明示的に DSP を指定することができます。
また、下記の dsp の部分を logic と記述することで、明示的にロジック・エレメント(LE)を指定できます。
wire [8:0] a, b;
(* multstyle = "dsp" *) wire [17:0] res;
assign res = a * b;
詳細は、下記を参照してください。
https://www.intel.com/content/www/us/en/programmable/quartushelp/17.0/hdl/vlog/vlog_file_dir_multstyle.htm