サイト内検索

Arria 10 SoC デバイスの SDRAM コントローラの Priority 設定方法について教えてください。

Arria SoC FPGA

カテゴリ:SoC
ツール:SoC EDS
デバイス:Arria® 10


Arria 10 SoC デバイスの SDRAM アクセスの Priority は、SDRAM に対する複数のマスタのトランザクションを管理する SDRAM scheduler で決定されます。

Reference Manual の Functional Description of the SDRAM Scheduler の項目をご確認ください。

ここで設定できる優先順位は QoS ( Quality of Service ) という形です。

FPGA-to-SDRAM のアクセスに関しては Default では Regular Mode となっており、帯域の使用量を一定に保つような仕組みとなっております。

参考資料:Arria 10 Hard Processor System Technical Reference Manual
https://www.altera.com/en_US/pdfs/literature/hb/arria-10/a10_5v4.pdf


経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。