Cyclone V SoC デバイスでユーザ・モードに移行後に、FPGA 側の電源を落とすことは可能ですか？ - 半導体事業

条件を指定して絞り込む

現在 4321 件がヒットしています。

Cyclone V SoC デバイスでユーザ・モードに移行後に、FPGA 側の電源を落とすことは可能ですか？

SoC FPGA

カテゴリ：仕様
ツール：－
デバイス：Cyclone® V

Cyclone V SoC デバイスでユーザ・モードに移行後に、FPGA 側の電源を落とすことは可能です。
実現するには、VCC_HPS と VCC の供給源を分離する等の条件があります。

詳細は、以下のドキュメントを参照してください。
https://www.altera.com/en_US/pdfs/literature/an/an734.pdf
（FPGA Portion Power Down で検索してください。）

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索