条件を指定して絞り込む
現在 4321 件がヒットしています。
Arria 10 デバイスの LDVS SERDES ブロックは最大何ビットのデータまで利用可能ですか？
Arria
カテゴリ：仕様
ツール：－
デバイス：Arria® 10
LVDS SERDES ブロックから内部ロジック（FPGA Fablic）へは、最大 10bit のデータ幅となります。
詳細は、以下のドキュメントを参照してください。
https://www.altera.com/en_US/pdfs/literature/hb/arria-10/a10_handbook.pdf
（Receiver Block Diagram で検索してください。）
経験豊富なFAEが