MAX 10 FPGA デバイスと Temperature Sensing Diode (TSD) を使用しています。ADC (Analog to Digital Converters) モジュールへの入力クロックには、40MHz や 20MHz などの規定のクロックを入力する必要がありますか?
MAX
カテゴリ:IP(その他)
ツール:Quartus® Prime
デバイス:MAX® 10
ADC IP の adc_pll_clock に入力するクロックは、2 / 10 / 20 / 40 / 80 MHz のどれでも問題はありません。
このクロックは ADC IP 内で分周され 1MHz のクロックとなります。
IP で設定した周波数を adc_pll_clock に入力すれば大丈夫です。
下記ドキュメントも併せてご参照ください。
https://www.altera.com/en_US/pdfs/literature/hb/max-10/ug_m10_adc.pdf
(ALTPLL Parameters Settings の項目をご参照ください。)
その際、PLL の C0 から出力したクロックを使用する必要があります。