条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Quartus Prime v15.1 で、altera_dual_boot IP 内で未制約のパスが報告されます。対策を教えてください。
IP
＜Unconstrained Paths/Clock Status Summary＞
nios2_system_dual:u0|...|alt_dual_boot:alt_dual_boot|ru_clk
（途中の ... は省略しています。すべて記載している例は、下記ファイルを参照してください。）
カテゴリ：タイミング制約/解析
ツール：Quartus® Prime / Quartus II
デバイス：MAX® 10
MAX 10 FPGA Configuration User Guide で Altera Dual Configuration IP は 入力クロックの 1/2 のレートで動作する RU_CLK を生成するとの記載があります。
SDC に下記を追加してお試しください。
create_generated_clock -name ru_clk -source [get_pins { altera_dual_boot IP 入力クロックのソース }] -divide_by 2 [get_registers *ru_clk]
記載全文
経験豊富なFAEが