条件を指定して絞り込む
現在 4321 件がヒットしています。
Intel：Delay from Output Register to Output Pin logic option に従って出力レジスタから出力ピンまでの遅延を設定したいのですが、Fitter メッセージで Ignored Assignments になってしまいます。なぜ制約が有効にならないのでしょうか？
Quartus Prime
カテゴリ：タイミング制約/解析
ツール：Quartus® II
デバイス：－
インクリメンタル・コンパイルが関係している可能性があります。
パーティションの Top が Post-Fit になっていると、以前に行った配置結果が維持され、制約が無視されます。
Assingments メニュー ⇒ Design Patition Window で Top の Netlist Type を Source File に変更してからコンパイルをしてください。
経験豊富なFAEが