条件を指定して絞り込む
現在 4321 件がヒットしています。
PCI-Express (PCIe) で対向側からの最短で連続 Transaction Layer Packet (TLP) を受信した場合、先の TLP 終わりから次の TLP 始まりの PCIe Hard IP (HIP) のタイミング仕様を教えてください。
PCI Express
カテゴリ：PCI-Express®
ツール：－
デバイス：Cyclone® IV
先の TLP の終わり（rx_st_eop 出力信号が H アサート（立ち上がりエッジ））から、次の TLP の始まり（rx_st_sop 出力信号が H アサート（立ち上がりエッジ））までの最終 PCIe_coreclk サイクル数は、Coreclkout で 1Cycle です。
経験豊富なFAEが