条件を指定して絞り込む
現在 4321 件がヒットしています。
Cyclone V SoC にて、FPGA-HPS (Hard Processor System) 間の SDRAM インタフェースの AXI バスのポート数を増やす方法はありますか？
SoC FPGA
カテゴリ：SoC
ツール：－
デバイス：Cyclone® V
Cyclone V SoC の FPGA-HPS 間の SDRAM インタフェースの最大ポート数は AXI の場合、3ポートとなります。
ただし、1つの AXI スレーブ・ポートに対して、複数の AXI マスタを接続することが可能です。
このとき、Qsys が自動的にアービタを挿入し、バスの調停を行います。
このため、FPGA 側の AXI マスタがポートを占有する必要がない場合（他のマスタを共有することが許される場合）、上記の方法により複数のマスタからアクセスすることが可能です。
経験豊富なFAEが