条件を指定して絞り込む
現在 4321 件がヒットしています。
FPGA がユーザ・モード時にコンフィギュレーション ROM (EPCS/EPCQ) にアクセスするために ASMI (Active Serial Memory Interface) ブロックをデザインに組み込んでいますが、ASMI 専用ピン（Data, DCLK, nCSO, ASDO）にタイミング制約を行う必要はありますか？
IP
カテゴリ：タイミング制約/解析
ツール：Quartus® II (TimeQuest)
デバイス：－
ASMI ブロックはハード・ブロックであるため、タイミング制約を行う必要はありません。
ただし、各デバイス・ファミリ毎に記載されている「Maximum Trace Length and Loading」を守る必要があります。
https://www.altera.com/en_US/pdfs/literature/hb/cyclone-v/cv_5v2.pdf
https://www.altera.com/en_US/pdfs/literature/hb/arria-v/av_5v2.pdf
https://www.altera.com/en_US/pdfs/literature/hb/stratix-v/stx5_core.pdf
（"Trace Length and Loading" で検索してください。）
経験豊富なFAEが