Cyclone V デバイスで Hard Memory Controller(HMC)を使用して DDRx へアクセスしています。HMC の avl_ready 信号がディアサートされたり、リードのレスポンスが遅れたりする場合があるのですが、原因として何が考えられるでしょうか?
IP
カテゴリ:外部メモリ・インタフェース
ツール:-
デバイス:Cyclone® V
原因としては、コントローラのコマンド fifo が full になっていることや、リード・コマンド間にリフレッシュが割り込むことなどが考えられます。