Cyclone V SoC にて MAIN_CLK, Peripheral_CLK, SDRAM_CLK, OSC1_CLK を同一周波数で使用する場合 HPS_CLK1 のみ入力して使用することは可能でしょうか?
SoC FPGA
クロック/PLL
カテゴリ:SoC
ツール:Quartus® II
デバイス:Cyclone® V
同一周波数で運用する場合は、HPS_CLK1 のみで問題ありません。
Cyclone V SoC にて MAIN_CLK, Peripheral_CLK, SDRAM_CLK, OSC1_CLK を同一周波数で使用する場合 HPS_CLK1 のみ入力して使用することは可能でしょうか?
カテゴリ:SoC
ツール:Quartus® II
デバイス:Cyclone® V
同一周波数で運用する場合は、HPS_CLK1 のみで問題ありません。