Altera：回路図を含んだデザインを Questa Sim でシミュレーションしたいのですが、うまくいきません。 - 半導体事業

条件を指定して絞り込む

現在 4343 件がヒットしています。

Altera：回路図を含んだデザインを Questa Sim でシミュレーションしたいのですが、うまくいきません。

カテゴリー：シミュレーション
ツール：Quartus® II、ModelSim®、Quartus® Prime、Questa Sim
デバイス：－

Questa Sim は言語シミュレーターであるので、回路図（BDF ファイル）を含んだデザインをそのままシミュレーションすることはできません。
Quartus II / Quartus Prime には、回路図（BDF ファイル）を言語（Verilog-HDL または VHDL）に変換する機能があります。
変換してから、シミュレーションする必要があります。

＜ファイル変換手順＞

Quartus II / Quartus Prime にて、変換対象の回路図を開く。
File メニュー ⇒ Create / Update ⇒ Create HDL Design File from Current File を選択。
言語（Verilog-HDL または VHDL）を選択して OK をクリック。

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索