2025年9月17日 水曜日 13:30～14:30開催 

Questa Advanced Simulator 新デバッグ環境 Visualizer の使用方法

Visualizer は Questa Advanced Simulator の新しい GUI デバッグウィンドウです。既存の GUI に比べてデバッグシミュレーションのパフォーマンス性能が向上し、波形表示やシミュレーション結果の分析、デバッグ機能についても強化されており、Questa Advanced Simulator をお使いの方に是非ご活用いただきたい機能が揃っています。本セミナーでは Visualizer を使用した基本シミュレーションの方法や各種デバッグ機能をご紹介します。

受付終了：次回開催までお待ちください。

見落としがちな非同期クロックドメインの見分け方～FPGA 編～

FPGA の動作周波数の向上、クロックドメイン数とレジスター数の増大によって回路内に非同期クロック間のデータ転送（Clock Domain Crossing: CDC）によるメタステーブルが発生し、誤動作となる問題が増加しています。
このセミナーでは、メタステーブルの問題と Questa CDC を使用した検証方法を説明します。

2025年9月11日 木曜日 13:30～14:30開催 

初期段階における RTL 品質の向上

Questa Lint で設計の初期段階で構文解析やセマンティック解析、スタイル解析、構造解析をおこない、後工程で改修すると多額の費用がかかる問題を早期検出することで、設計品質、開発の予測可能性を高め、プロジェクトスケジュールへの圧力を緩和します。
本セミナーでは、Questa Lint の概要と機能を、デモを交えてご紹介します。

受付終了：次回開催までお待ちください。

HDL Designer で効率化！ FPGA 設計の品質向上と設計資産活用

HDL Designer は RTL 設計者にとって便利な機能を豊富に搭載した開発支援ツールで、RTL や仕様書の作成期間が短くなるだけでなく、デザインの視認性が高まるので、ブロックの再利用やチーム設計に最適です。本セミナーでは、ツールを用いて HDL の設計品質を底上げし、 設計全体の品質を上げる方法と設計資産（既存のデザイン）を効率良く再利用することで、開発工数を削減する方法についてご紹介いたします。

2025年8月28日 木曜日 13:30～14:30開催 

FPGA設計プロセスにおけるリスクの排除と課題の克服

日々進化する論理合成や配置配線の最適化技術は、複雑なアルゴリズムで実行されていますが、この最適化に不具合があると、ネットリストに問題が生じ、実機で不具合を起こしてしまいます。インプリメンテーションに由来する不具合や課題を解決するには、ASIC 開発で使われている等価性検証を利用します。FPGA であっても RTL とネットリストの等価性検証をおこなうことは、主要な機能安全規格でも推奨されています。
本セミナーでは、FPGA 向け等価性検証技術で、いかにインプリメンテーション時の不具合の混入リスクや課題を克服するか、そして、必要な検証手法と顧客事例をご紹介いたします。

受付終了：次回開催までお待ちください。

コストと品質とスピードを目指すための回路と基板の設計

コスト・品質・スピードを意識した効率の良い電子基板を開発するにはバランスの取れた知識が要求されますが、効率化を実現できれば同時に設計者の負担も減らせる効果も期待できるはずです。
電気設計にも人手不足の波が押し寄せて来ている今の時代に、電気設計の効率化は必須です。本セミナーでは電子基板の開発の最新のトレンドを背景に広範囲な解説をおこないます。

受付終了：次回開催までお待ちください。

シグナルインテグリティ解析の基礎とプリ解析の有効性を再認識する

このオンラインセミナーでは、はじめに解析に必須となる IBIS モデルや SI 解析とはどのような解析なのか、解析結果の見方などの SI 解析の基礎について説明します。
また、コストと品質を両立させるためのプリ解析の利用方法や、設計の最適化をおこなう際に SI 解析ツール活用方法についてご案内します。

2025年9月18日 木曜日 13:30～14:30開催

SerDes設計の評価と解析についての理解を深めよう

SERDES の回路を使用する上での基板設計の基本について学び、回路設計者が SERDES を含めた基板品質に関わることのメリットを解説します。

最新の解析手法では、回路設計者の立場でも解析を気軽に利用できるような機能がリリースされています。このセミナーの中でも回路設計者の立場になり、解析ツールの簡単な操作を説明を含め、早い段階での対策についてご案内します。

受付終了：次回開催までお待ちください。

電源供給ネットワーク設計に解析ツールを導入するメリットと効果

「適切な PDN 設計」が達成できていない場合、過剰な対策を講じて基板を製造してしまっている可能性があることになります。
このオンラインセミナーでは PDN 設計の基本をおさらいし、電気設計者が PDN 設計をおこなう上で気を付けなければならないことについて説明いたします。

受付終了：次回開催までお待ちください。

DDR4のPDNインピーダンスと解析と実測の相関性

品質の良い電子基板を作成するためには PDN (Power Delivery Network) 解析による品質の確認はとても重要な役割を果たします。このオンラインセミナーでは DDR4 を対象に PDN の解析のお手本となるベストプラックティスを紹介し、適切なキャパシターの種類と位置について提案してくれる HyperLynx PDN Decoupling Optimizer を使用して最終的なキャパシターを決定、どれだけ削減できたかを確認します。

2025年9月3日 水曜日 13:30～14:30開催

改版ゼロを目指す、FPGA 基板設計手法

FPGA を使った基板設計のガイドラインと最近の不具合事例から、改版ゼロで基板設計するための基板設計ノウハウを解説します。

＜第1部＞FPGA を使った基板設計で最低限知っておいて欲しい基板の設計ガイドラインと弊社の技術サポート経験から見えた新たな検証ポイントを、実際の不具合例を用いて解説
＜第2部＞第1部のチェックポイントを PCB データから自動で検図できるツール HyperLynx DRC をご紹介

受付終了：次回開催までお待ちください。

基板検図の短時間化とエンジニアの負担軽減

基板検図で助けを必要としている設計者向けに、基板設計の品質チェックの基本からご案内いたします。
また従来の目視による検図の問題点を確認し、設計者の負担になりにくい検図方法をご提案します。

2025年9月3日 水曜日 13:30～14:30開催

【オンラインワークショップ】基板検図の短時間化とエンジニアの負担軽減

自動検図ツールの HyperLynx DRC に触れることができ、操作や必要な設定についてご案内いたします。