SoC設計サービス - CMSC

CMSCは高品質且つ包括的なSoC開発向けの設計サービスプラットフォームを提供しています。

様々なウェハファウンドリの0.5umから28nmプロセスノードに対応した多くの開発経験があり、2004年から500プロジェクト以上のテープアウト実績があります。

CMSCのSoC設計サービスプラットフォームは5つのサブプラットフォームから構成されています。

(1) High performance platform

High Performance platformはCPUやGPUの様な非常に高速、高性能が要求されるSoC開発を可能にします。

(2) Low power platform

Low power platformは最先端の低消費電力化技術をサポートしています。低消費電力が要求されるモバイルコンピューティング、IoT向けSoC開発に最適です。 60プロジェクト以上のテープアウト実績があり、最適化された低消費電力設計フローにより消費電力削減に貢献します。

(3) DFT (Design For Testability) platform

DFT platformは基本的なscan insertion, boundary scan, memory BIST, scan re-ordering, test pattern generation and compression, fault coverage simulation services等のサポートだけではなく、昨今のSoCで必要とされる量産時のコスト、歩留りを考慮したCost-aware DFT, Power-aware DFTのサービスも提供しています。

(4) RTL purification platform

RTL purification platformはインプリ作業開始前にＲＴＬを検証するサービスです。本サービスによりＲＴＬのQoR (Quality of Result)を確保し、開発後期になってからの問題発覚及び手戻りを未然に防ぐ事が可能になります。

(5) SoC integration platform

SoC integration platformはSSIP (Standard Silicon IP), CSIP(Custom Silicon IP)のインテグレーションだけではなく、SoC開発に係る様々なサービスを提供します。2004年から多くの大規模SoCのデザイン案件実績があります。

サービスアイテム

RTL-to-GDSII

Netlist-to-GDSII

DFT: Memory BIST, JTAG, DFT, and ATPG

Library characterization (e.g. standard cell, IO cell, etc)

成功事例

Process	Application	Gate Count	Platform
40nm	TV Box	13M	SoC integration / High performance / DFT platform
55nm	eMMC	1M	Low power / DFT platform
65nm	SSD	7M	SoC integration / Low power / DFT platform
65nm	Camera	12M	SoC integration / High performance / Low power / RTL purification / DFT platform
0.13um	Industry	3M	SoC integration / Low power / RTL purification / DFT platform
0.13um	IoT	1M	Low power / DFT platform

サイト内検索