・複数チップ(タイル/ダイ)を組み合わせた マルチダイ構造

　-  中央の FPGAファブリック（ロジック、DSP、RAM）は、高速・低電力・高集積が

　　重要。よって、微細化された最先端のロジック用プロセスを採用して性能向上

　-  周辺タイルは各タイルに最適なプロセスを採用し、性能と歩留まりを向上。

　　例えば、トランシーバは波形のジッタやアイなどのアナログ波形品質、

　　HBM2e は高積層での信頼性が高いプロセスと設計技術を採用

　- FPGAファブリックと周辺のタイル間の接続は、パッケージの基板内に埋め込んだ

　　極小のシリコンチップ（EMIB）により、低遅延・高帯域ながらコストUPを抑制

・第２世代 Hyperflex アーキテクチャー

　- 配線上に小型レジスターである「Hyperレジスター」を設けて、パス長を短くし、

　   クロック周波数を大幅に向上

・可変精度 DSP

　- 固定小数点だけでなく、浮動小数点演算の複数精度をサポート

・PCI-Express/CXL(Compute Express Link)/DDR

　- PCIe 5.0/CXL 2.0/DDR5 などを ハード IP にてサポート

各性能をバランスよくまとめた 汎用性の高いハイエンド FPGA です。

幅広い市場のアプリケーションに最適です。

・ロジックの集積度は、573K から 2.7M LE まで広い範囲をカバー

・最大 58Gbps のトランシーバー 搭載

・DDR4 ハードメモリーコントローラー 搭載

・固定小数点と浮動小数点演算の複数精度をサポートする DSP 搭載

・クアッドコア Arm Cortex-A53 プロセッサー (最大 1.5 GHz) 搭載

・高性能暗号ブロック (AES 規格/SM4 規格) 搭載

高帯域幅メモリーとの I/F を特徴とする FPGA です。

I シリーズの機能に加えて DDR5 (5600 Mbps) と HBM2e をサポートしています。

コンピューティングおよびメモリー負荷の高いアプリケーションに最適です。

・DDR4/5、LPDDR5 の Hard IP 搭載

・高速なメモリ I/F を実現する HBM2e (High Bandwidth Memory 2E) をサポート