HIGH-SPEED SENSOR INTERFACE SOLUTIONS
内視鏡向け最新センサーIMX742の、受信・制御開発をシンプルに
最先端IMX742の高速受信・プロトコル変換をワンストップで解決。複雑な回路設計やレジスタ初期設定の工数を大幅に削減します。
センサー
プロトコル不整合の解消 & センサー初期設定シーケンスの自動化
Why Macnica
高速センサーインターフェースで、マクニカが選ばれる理由
01 / FPGA EXPERTISE
高度なFPGA設計技術
高速インターフェース実装、タイミング収束をトータル支援。
02 / SENSOR KNOWLEDGE
主要センサーへの精通
各種センサーの電気特性や初期設定シーケンスを熟知。最適な接続構成を提案。
Solution Overview
受信側ソリューションの全体像
センサーとホストSoC間のプロトコル不整合を解消。最適なアーキテクチャを提供します。
INPUT
イメージセンサー
SONY IMX742
高解像度 / 高フレームレート
SLVS-EC
MACNICA SOLUTION
RECEIVE & BRIDGE
受信・制御ソリューション
Bridge Chip(専用LSI)
FPGA IP(IPコア)
MIPI CSI-2 / ユーザー設計のインタフェース
OUTPUT
ホストシステム
プロセッサ / 後段処理
SoC / CPU / GPU / DSP
独自画像処理・AI解析
対象センサーの紹介リンクはこちら
BRIDGE Chip OVERVIEW
Bridge Chipは何ができるデバイスか
センサーとホストSoCを1チップで直結
- 小型・低消費電力: 基板面積とBOMコストを最小化
- 自動シーケンス制御: 電源投入時の起動・レジスタ初期設定を完全自動化
- ホスト負荷の極小化: 受信・変換処理をオフロードし、プロセッサ負荷を軽減
BRIDGE Chip 内部アーキテクチャ概要
Bridge Chip Intelligence
Bridge Chipが実現する6つのインテリジェント機能
複雑なセンサー制御をパッケージ化。追加開発工数ゼロへ
01Automatic Calibration
自動キャリブレーション
レーン間スキューを自動補正し、高速伝送の受信マージンを最大化。
02Gain Setting
ゲイン制御
ホストからの簡易指定で、内部レジスタへパラメータを一括反映。
03Exposure Time Control
露光時間制御
センサー固有の駆動シーケンスを意識せず、直感的に設定可能。
04Shutter Mode Control
シャッター制御
グローバル/ローリングの切り替えをスムーズかつ安全に実行。
05Trigger & Mode Control
トリガー・撮影制御
外部トリガー信号と高精度に同期し、確実な撮影タイミングを担保。
06LED Strobe Control
LEDストロボ制御
センサーの露光タイミングに完全同期した発光パルスを出力。
FPGA 内部ブロック図例
[ IP ] SLVS-EC Rx Core
▼ AXI-Stream / FIFO
[ ユーザー領域 ] 画像処理パイプライン / ISP / 独自AI
※暗号化RTL、サンプルデザイン、シミュレーションモデルを包括してご提供
FPGA IP
自社FPGAへ組み込む高信頼性・受信IPコア
主要FPGAに対応。独自の画像処理ロジックへ直結
- マルチベンダー対応: 主要FPGAファミリをサポート
- 既存パイプライン直結: 独自ISPや画像処理回路へシームレスにデータ受け渡し
- コア技術への注力: 物理層・受信制御をIP化し、差別化アルゴリズム開発に集中
Evaluation Environment
評価環境を使って、早期に実機検証を開始
実機基板の完成を待たず、最短で画出し評価が可能
HARDWARE
キット内容
Bridge/FPGAボード + 接続IF。
SOFTWARE
検証GUI
レジスタ設定・画像プレビュー用ツールを同梱し、PCから即座に画出し確認が可能。
VALUE
導入効果
早期の動作確認
Solution Selection
開発フェーズや製品要件に合わせて選べる3つの提供形態
高速センサーインターフェースの構成でお困りですか?