FPGA から DDR4 に対してランダム・アドレスでアクセスをおこなう場合、連続アドレスに比べて効率は低下しますが、発行するコマンドの順序を入れ替えることで効率が改善される場合があります。

このオンラインセミナーでは、コマンド発行の順序変更に関する設定など、外部メモリー・インターフェース IP の効率向上オプションと各設定の動作事例について紹介します。

■対象デバイス

 - Intel Agilex® 7 FPGA