性能向上を実現するQorvo社SiC モジュール - 半導体事業

条件を指定して絞り込む

現在2000件がヒットしています。check

製品ピックアップアナログディスクリートパワーデバイス Qorvo

導入

Qorvo社は、5Vのしきい値電圧と+/-25Vの広いゲート動作範囲に基づき、Si MOSFET、IGBT、SiC MOSFETとゲートドライブの互換性を持つ SiC JFETベースのカスコード (SiC FET) 製品を供給しています。これらの製品は非常に高速なスイッチングであり、優れたボディー・ダイオード特性を備えています。Qorvo社は、SiC JFETベースのパワーデバイスを業界標準のパワーモジュールパッケージであるE1Bと組み合わせ、産業用パワーシステムの電力密度、効率、コスト効率、使いやすさをさらに向上させました。

本記事では、2つのトポロジー構成（ハーフブリッジとフルブリッジ）を持つ Qorvoの最新 E1Bパワーモジュールパッケージを紹介します。SiCデバイスの高速スイッチング機能を十分に活用するためには、設計ガイドラインに従うことが重要です。また、Qorvo SiC E1Bモジュールの静的および動的性能と高速スイッチング機能を確実に実装するための実践的な設計上のヒントについて説明します。

重要

SiC E1Bモジュールは高速スイッチング速度によりスナバを推奨します。スナバによりターンオフのスイッチング損失が大幅に低減されるため、位相シフトフルブリッジ (PSFB)、LLCなどのZVS（ゼロ電圧ターンオン）ソフトスイッチングアプリケーションにおいて、SiC E1Bモジュールは非常に魅力的です。

本製品は、はんだピンアタッチおよび相変化サーマルインターフェース材料での使用を推奨しており、圧入やサーマルグリースの塗布を使用した実装には推奨していません。詳細については、本製品に関連する実装ガイドラインおよびユーザーガイドをご参照ください。

Qorvo SiC モジュール概要

SiCパワー半導体は、Siと比較して、電力密度、効率、およびシステム設計全体の費用対効果を改善する大きな可能性を持っています。SiCの主なメリットは高い電圧阻止能力、低い伝導損失、低いスイッチング損失、高い熱伝導性です。これらのメリットが相まって、効率と電力密度が大幅に改善されます。まず、SiCは高いスイッチング周波数（低いスイッチング損失）を可能にし、受動部品（コンデンサー、インダクター、トランス、EMIフィルターなど）の小型化を可能にするため、システムの電力密度が向上します。

一方、電力密度の増加は、熱集中の増加も意味します。Qorvoの SiC FET技術は、優れた効率（低導通損失と低スイッチング損失）と熱性能（接合部からケースまでの低熱抵抗）を提供し、熱管理を大幅に容易にします。前述のメリットにより、QorvoのSiC E1Bモジュールは、再生可能エネルギーシステム、産業用電源、エネルギー貯蔵システム、EV充電ステーションなどの産業用アプリケーションにおいて、効率と性能の向上を実現します。図1は、太陽光発電システムにおける典型的なアプリケーションを示しています。

Qorvoは、図2に示すように、業界標準（ピン互換）のE1Bパワー・モジュール・パッケージで低オン抵抗 (RDS(on)) を実現します。Qorvoは、ハーフブリッジ (HB) 構成とフルブリッジ (FB) 構成の2つのトポロジー・オプションを提供します。HBとFBの両方は、多くの一般的な電力変換トポロジーに使用されています。これらの製品はすべて1200V定格です。

SiCモジュール製品に興味ある方は、以下をご覧ください。
SiC モジュール製品ページ

図2：Qorvo 1200V SiC E1BハーフブリッジおよびフルブリッジモジュールRDS(on) および電流定格

特長とメリット

表1は、Qorvo SiC E1Bモジュールの特長と利点をまとめたものです。ここでの静的特性評価には、RDS(on)、ボディー・ダイオード VF、ゲート電荷 Qg、出力容量 Coss、Rthjc（接合部からケースまでの熱抵抗）が含まれます。動的特性には、ハード・スイッチングおよびソフト・スイッチング・アプリケーションのスイッチング損失が含まれます。1200V 100A定格のハーフブリッジモジュール（UHB100SC12E1BC3N）を例として、静的特性および動的特性を評価します。

特長	利点
Low R_DS(on)	Low conduction loss
Low body diode VF	Low conduction loss (3^rd quadrant, dead time)
Low Qg	Low Gate drive loss
Low Coss	Low switching loss and low V_DS transition time
Low Rthjc	Low Tj and better lifetime
Extremely low turn-off loss	Ideal for ZVS application (no turn-on loss)
2X power cycling vs SiC MOSFET	Longer lifetime

表1：Qorvo SiC E1Bモジュールの特長と利点

静的特性

表2に示すように、QorvoのSiCダイ技術により他社に対して優れた電気的・熱的性能が実現されています。この2つの部品は同じ電圧、同じ電流定格で125℃におけるRDS(on) は同等です。

Specs	Qorvo	SiC MOSFET Vendor A
Part number	UHB100SC12E1BC3N	X
ID	100 A	100 A
VDS (max)	1200 V	1200 V
V_TH	5 V	2.5 V
R_DSON (25C)	9.4 mΩ	10.5 mΩ
R_DSON (125C)	15 mΩ	14.1 mΩ
Body diode VF (100A, 25C)	1.63 V	5.1 V
Body diode VF (100A, 150C)	2.1 V	4.7 V
Qg (VGS -5V to 15V; VDS 800V)	170 nC	324 nC
Eoss (VDS 800V)	154 uJ	147 uJ
Rth,jh	0.4 °C/W (lab test)	0.428 °C/W

表2：Qorvo E1Bモジュール (1200V、100A、ハーフブリッジ) キーパラメーター vs SiC MOSFETピン互換部品(ベンダーA)

Qorvo SiC E1B モジュールは、ゲート誤トリガーに対する耐性を向上させるため、VTH が高くなっています。通常の第3象限導通時の損失とデッドタイム導通損失を低減するため、ボディーダイオード VFを大幅に低減しています。また、ゲート電荷を大幅に低減し、高スイッチング周波数アプリケーションのゲート駆動損失を低減します。Qorvoは、熱抵抗を大幅に低減し、ジャンクション温度の低減と長寿命化を実現しています。

■低いオン抵抗

Qorvo E1Bモジュールは、単位面積（RdsA）あたりの RDS(on) を大幅に低減できるSiC JFET技術をベースにしています。図3に示すように、カスコード構造 (SiC FET) を使用してノーマリー・オフ動作を可能にしています。典型的なプレーナー型 SiC MOSFETでは、チャネル抵抗がデバイスの総RDS(on) のかなりの部分（1200Vデバイスでは40％以上）を占めています。Qorvo SiC FET構造では、プレーナー型 SiC MOSFETのチャネル抵抗は、低電圧Si MOSFET（750Vデバイスでは全RDSONの10%未満）で置き換えられます。

技術的な詳細については、Qorvo社ホワイトペーパーをご参照ください：Origins of SiC FETs and Their Evolution Towards the Perfect Switch.

図3：SiとSiCの利点を組み合わせた
Qorvo SiC FETカスコード構造

■低いボディーダイオード VF

SiC MOSFETボディー・ダイオードは、PNダイオードのニー電圧がエネルギー・バンドギャップに比例するため、バンドギャップが高く、Si MOSFETよりも VFがはるかに高いです。Qorvoの SiC FET技術は、SiとSiCの利点を組み合わせるため、カスコード構造を採用しています。カスコード構造では、ボディー・ダイオード VFには Si MOSFET VSDと SiC JFET VSDの2つのコンポーネントがあります。Si MOSFETのVSDは約0.7Vです。Si MOSFETが導通すると、そのVSDがSiC JFETのゲートを正にバイアスし、SiC JFET（ノーマルオン）のチャンネルがオンになります。つまり、第3象限動作のカスコード構造では、同期整流が自動的に有効になります。

■低い Qg

Qorvo SiC FETのゲート電荷は、図4に示すように低電圧 Si MOSFETによって決定されるます。低電圧 Si MOSFETは、5Vの標準しきい値電圧 (VTH) で低Qgに設計されています。さらに Qorvo SiC FETは、図4の左図に示すように、10Vのゲートバイアスで完全にオンすることができます。10V のゲートバイアスでは、Qgは 15Vのゲートバイアスで 170nC であったのに対し、128nC にまで低下します。

図4：Qorvo SiC E1Bモジュール (UHB100SC12E1BC3N) データシートI-V曲線（左）とゲート電荷曲線（右）

■低い Coss

Qorvo SiC E1Bモジュールは、RdsA（単位面積当たりのオン抵抗）が非常に低く、所定のRDS(on) に対してより小さなチップサイズを実現します。そのため、低Coss(er)（エネルギー関連デバイス出力容量）と低Coss(tr)（時間および電荷関連デバイス出力容量）が達成され、高速VDS遷移と低スイッチング損失を実現しています。

■低い Rthjc

Qorvo SiC E1Bモジュールは、銀焼結ダイ・アタッチを採用することで、一般的なはんだ材料と比較して6倍の熱伝導率を実現します。低Rthjcは、ジャンクション温度上昇を低く抑え、高い信頼性を維持するのに役立ちます。

動的特性

動的特性ベンチマークでは、ハードスイッチングとソフトスイッチングの両条件におけるスイッチング損失性能に焦点を当て、2つの重要なポイントを実証します。

Qorvo SiC E1Bモジュールは、低スイッチング損失を実現します。特に、ターンオフ時のスイッチング損失が極めて低いことは、位相シフトフルブリッジ (PSFB)、LLCなどのZVS（ゼロ電圧ターンオン）高スイッチング周波数アプリケーションにとって非常に魅力的です。
スナバを正しく使用すれば、特に ZVSアプリケーションにおいて、波形制御をおこないながらスイッチング損失を大幅に低減することができます。

図5：Qorvo SiC E1Bモジュール (UHB100SC12E1BC3N)、推奨スナバ付きSiC MOSFETを使用したスイッチング損失ベンチマーク

スナバ構成

図6にハードスイッチングおよび ZVSソフトスイッチング・アプリケーション用のハーフブリッジにおける典型的なRCスナバ構成を示します。

バススナバは、高速スイッチングハーフブリッジとDC LINKバルクコンデンサー間のデカップリングコンデンサー (Cd) と抵抗 (Rd) で構成されます。Cdは、電源ループの浮遊インダクタンスを最小にするため、ハーフブリッジのできるだけ近くに配置する必要があります。これにより、VDSのオーバーシュート・スパイクを抑えながら、より速いdi/dt（電流スルー・レート）が可能になります。これは、VDSオーバーシュート・スパイクを抑制するために単にRg（ゲート抵抗）を増加させるよりもはるかに効率的な方法です。Cdは通常0.1uF。Rdは通常1Ω～4.7Ω。実際の数値はPCB設計に依存します。

デバイス・スナバは、デバイスのドレイン-ソース端子間のコンデンサー (Cs) と抵抗 (Rs) で構成されます。Csは通常、デバイスCoss(er)（エネルギー等価出力容量）の2～3倍です。Rsは通常1Ω～4.7Ωです。Csは、電圧スルー・レート（dv/dt）とVDSオーバーシュート・スパイクの制御、RsはVDSリンギングの減衰に役立ちます。

ハード・スイッチングでは、デバイスのスナバ抵抗Rs をデバイスのドレイン・ソース間近くに配置することで、最良のダンピング効果が得られます。スナバ抵抗の電力損失は、CV2よりもはるかに少ない（約6倍低い）ことに注意してください。
詳細はQorvoのアプリケーションノート、ウェビナーをご参照ください。
アプリケーションノート：Switching Fast SiC FETs with a Snubber
ウェビナー：Minimizing EMI and switching loss for fast SiC FETs

ZVSソフトスイッチングでは、各ソフトスイッチング・サイクルにおける ZVSターンオン時のRsエネルギー損失を回避するため、デバイス・スナバには抵抗Rsが直列接続されていません。その代わりに、図6 (b)に示すバス・スナバ抵抗 Rdによってダンピング効果が実現され、この抵抗も電源ループに直列接続される。放熱性を高めるため、スナバRC端子には広いPCBトレースまたはプレーンを推奨します。

ダブルパルステスト (DPT) の回路図では、負荷インダクター (L)は誘導性負荷を表します。Cdは電源ループのデカップリングコンデンサーで、通常はセラミックコンデンサーです。スイッチング過渡時の電源ループの浮遊インダクタンスを最小化するため、ハーフブリッジのごく近くに配置されます。CT は電流測定用の変流器です。CTは、デバイス電流とスナバ電流の和を測定します。

図6：(a) ハードスイッチング用と (b) ZVSソフトスイッチング用の両方のスイッチにRCスナバがあるDPT回路図

スナバによりターンオフ時のスイッチング損失を大幅に低減

前述の表2は、Qorvo SiC E1B 1200V 100Aハーフブリッジモジュール UHB100SC12E1BC3Nと、同じパッケージ（同じピンアウト）のベンダーAの SiC MOSFET（部品Xも1200V 100A定格）の静的パラメーターベンチマークを示しています。表3は、ダブルパルステスト (DPT) EVBでのダイナミックテスト条件を示しています。

Specs	Qorvo	SiC MOSFET Vendor A	SiC MOSFET Vendor A
Part number	UHB100SC12E1BC3N	X	X
Device snubber	2x330 pF	No snubber	2x330 pF
Rgon (external)	15 Ω	2.2 Ω	2.2 Ω
Rgoff (external)	4.7 Ω	5 Ω	2.2 Ω
Bus decoupling snubber	0.2 uF, 2.35 Ω
Bus voltage	800 V
Load current	20 A to 100 A
Gate bias	15 V to -5 V

表3：動的テスト条件 - Qorvo E1Bモジュール（1200V、100A、ハーフブリッジ）vs SiC MOSFETピン互換部品（ベンダーA）

2つのベンチマーク部品は、800Vバス、20Aから100Aまでの電流で室温でテストされています。バス・デカップリング・コンデンサーは、電源ループの浮遊インダクタンスを最小化するために使用されています。詳細は、「スナバ構成」を参照ください。Qorvo E1Bハーフブリッジ・モジュールの各スイッチ位置に330pFのスナバ・コンデンサーを2個使用しています。SiC MOSFETベンチマーク・パートXは、スナバ効果がすべての高速スイッチング・デバイスに普遍的であること、およびスナバを使用することで、単純な Rg制御方法よりもスイッチング損失と波形制御のトレードオフがはるかに改善されることを実証するために、2つの条件でテストされています。

図7は、表3に基づいてスイッチング損失を比較したものです。すべての損失測定には、デバイスのスイッチング損失とデバイスのスナバ損失の両方が含まれます。ZVS におけるスナバ抵抗損失を回避するため、図7 (c)に示すように純粋な容量性デバイススナバを使用しています。

図7：Qorvo SiC E1Bモジュール (UHB100SC12E1BC3N)、推奨スナバ付きSiC MOSFETを使用したスイッチング損失ベンチマーク

図7 (a) はハードスイッチによるターンオン損失の比較です。青の曲線はスナバ付きのQorvo SiC E1B (UHB100SC12E1BC3N) です。紫色の曲線は、スナバ付きのベンダーAのSiC MOSFET（部品X）です。Qorvo SiC E1Bは、表3の推奨スナバ条件でハードターンオン損失が24%低いです。ハードスイッチによるターンオン損失は、デバイスのスナバ容量によって変化します。そのため、ハードターンオン損失の不必要な増加を避けるには、デバイスのスナバ容量値を適切に選択することが重要です。

図7 (b) はハードスイッチによるターンオフ損失の比較です。青の曲線はQorvo SiC E1B (UHB100SC12E1BC3N) で、スナバ付き、低Rgoff を使用しています。紫色の曲線は、スナバ付きで低Rgoffを使用したベンダーAの SiC MOSFET（部品X）です。100Aで紫と青の曲線を比較すると、Qorvo SiC E1Bモジュール (UHB100SC12E1BC3N) を選択することにより、ターンオフ損失が53%低減していることがわかります。

図7 (c) は、Qorvo SiC E1B モジュールが ZVSソフト・スイッチング・アプリケーションにおいて極めて効率的であることを示しています。このチャートは、図7 (b) から、デバイス出力キャパシタンス・エネルギー (Eoss) とデバイス・スナバ・キャパシター・エネルギー (Esnub) を差し引いたものです。青の曲線は、Qorvo SiC E1B (UHB100SC12E1BC3N) で、スナバ付き、低Rgoffを使用しています。紫色の曲線は、低Rgoffでスナバを使用したベンダーAのSiC MOSFETです。100Aで紫と青の曲線を比較すると、Qorvo SiC E1Bモジュール (UHB100SCE12E1BC3N) を選択することで、ターンオフ損失が74%低減していることがわかります。

図8は、表3に基づき、SiC MOSFET（ベンダーA）のスイッチング損失に対するスナバ効果を比較したものです。

図8 (a)は、ハードスイッチによるターンオン損失の比較です。黒色の曲線は、スナバなしのベンダーAのSiC MOSFET（部品X）です。紫色の曲線は、スナバ付きのSiC MOSFETです。ハードスイッチのターンオン損失は、デバイスのスナバ容量によって変化します。従って、ハードターンオン損失の不必要な増加を避けるためには、デバイスのスナバ容量値を適切に選択することが重要です。

図8 (b) は、ハードスイッチによるターンオフ損失の比較です。紫色の曲線は、低Rgoff を使用したスナバ付きのベンダーAの SiC MOSFET（部品 X）です。黒色の曲線は、VDSのオーバーシュートを抑制するために高Rgoffを使用したスナバなしのベンダーAのSiC MOSFET（部品X）です。黒と紫の曲線を100Aで比較すると、SiC MOSFETモジュールでスナバを使用することにより、ターンオフ損失が39%低減していることがわかります。図8 (b) では、Qorvo SiC E1Bモジュール (UHB100SC12E1BC3N) を選択することで、さらに53%のターンオフ損失低減を実現しています。

図8 (c) は、ZVSソフトスイッチング・アプリケーションのターンオフ損失に対するスナバ効果を比較したものです。このグラフは、図8 (b) からデバイスの出力容量エネルギー (Eoss) とデバイスのスナバコンデンサーエネルギー (Esnub) を差し引いたものです。黒色の曲線は、VDSのオーバーシュートを制御するために高いRgoffを使用したスナバなしのベンダーAのSiC MOSFETです。紫色の曲線は、低Rgoffでスナバを使用したベンダーAのSiC MOSFETです。100Aで黒と紫の曲線を比較すると、SiC MOSFETモジュールでスナバを使用することにより、ターンオフ損失が52%低減していることがわかります。図8 (c) では、QorvoのSiC E1Bモジュール (UHB100SC12E1BC3N) を選択することで、ターンオフ損失をさらに74%削減できています。

図9：50kW PSFBの損失解析 - (a)損失分布と (b)デバイス接合部温度

図9は、図7と図8で収集したベンチマークデータを使用した 50kW位相シフトフルブリッジの損失解析シミュレーション結果です。シミュレーションでは、定格電力50kW、入力バス電圧800V、出力電圧400V、スイッチング周波数150kHz、デッドタイム150ns、ヒートシンク温度75℃固定を想定しています。青色のバーは、低Rgのスナバを使用したQorvo SiC E1Bモジュール (UHB100SC12E1BC3N) を表しています。紫色のバーは、低Rgのスナバを使用したベンダーAのSiC MOSFETモジュールです。黒色のバーは、デバイス・スナバなしで高Rgのみを使用したベンダーAのSiC MOSFETモジュールを表しています。

VDS のターンオフスパイクを制御するために高Rg を使用することは、非効率的です。高RgのSiC MOSFETを使用した場合のターンオフ損失は、Qorvoソリューションの6.6倍です。同じSiC MOSFETモジュールに純粋な容量素子スナバを使用すると、ターンオフ損失は293Wから87Wに減少します。それに伴い、ジャンクション温度は135℃から110℃に低下します。同じ条件（低Rgのスナバ）で、Qorvoのソリューションを使用すると、ジャンクション温度を99℃まで下げることができます。

要約すると、PSFB や LLC のような ZVS ソフト・スイッチング・アプリケーションでは、効率と寿命（低Tj）を大幅に改善するためにスナバを強く推奨します。QorvoのSiC E1Bモジュールは、スナバを適切に使用することで、ターンオフ時のスイッチング損失をさらに低減し、ZVSソフトスイッチングアプリケーションで優れた性能を発揮することができます。

スナバの説明

図10 は、表3 の 3種類の条件による 100Aでのターンオフ波形を示しています。電流波形には、図6 (b) に示すように、デバイス電流とデバイス・スナバ電流の両方が含まれていることに注意してください。したがって、図10の IDS と VDS の積分はハードスイッチのターンオフ損失を表しています。ソフトスイッチのターンオフ損失（ZVSターンオン）については、図10で測定されたハードスイッチのターンオフ損失からデバイス Eossとスナバ Esnubを差し引く必要があります。

ターンオフ電流波形は、高速スイッチング・デバイスでスナバを使用することでターンオフ損失が最良（最低）になる理由を説明します。図6 (b) において、ローサイドDUT（被試験デバイス）がターンオフすると、バス電圧は DC LINKとデカップリングコンデンサーによって800Vに一定に維持されるため、ハイサイドとローサイドの両方のデバイスに同じdv/dtが存在します。したがって、デバイスの出力容量 (Coss) とデバイスのスナバ容量 (Cs) に基づいて変位電流が存在します。

\[ C x \frac{dV}{dt} = I \]

言い換えると、DUTのターンオフ dv/dt 遷移中に、ハイサイド Coss と Cs は誘導負荷 (L) から変位電流を抽出して自己放電するため、DUTのVDSとIDSのオーバーラップ（ターンオフ損失）が少なくなります。この効果は、図10 (a、b、c) に明確に示されています。上記のコンデンサー方程式に基づくと、デバイスのターンオフ dv/dt が速く、等価デバイス出力キャパシタンス (Coss + Cs) が高いほど、負荷から抽出される電流が多くなるため、DUTの電圧と電流のオーバーラップが少なくなり、ターンオフ損失が小さくなります。

図10：100Aターンオフ波形 - CH5：IDS (50A/div), CH7：VDS (200 V/div), CH8：VGS (10 V/div), 時間：100 ns/div

パワーサイクリング

パワーモジュールの信頼性と寿命評価は、特に新興のワイドバンドギャップ (WBG) 半導体（SiC、GaNなど）において、システムの信頼性と寿命を向上させる鍵となります。パワーモジュールの主な故障モードは、熱機械疲労に関連しています。パワーサイクル試験は、被試験デバイス (DUT) のオン・オフを頻繁に切り替える加速試験で、デバイスの接合部温度を制御された方法でサイクルさせることができます。熱機械応力は、モジュールのパッケージング（ワイヤーボンド、ダイアタッチなど）の信頼性を試験するために適用されます。一方、半導体ダイやパッケージング部品（ワイヤーボンド、リードなど）にも電気的ストレスを加え、パッシブ温度サイクル試験よりも実際のアプリケーションの温度勾配をよりよくシミュレートします。

図11は、Qorvo SiC E1Bスタック・カスコード・モジュールが、通常のSiC MOSFETモジュールと比較して2倍のパワー・サイクルを実現する理由を示しています。図11 (a) は、スタック・カスコード構造において、Si MOSFETがSiC JFETの上に乗っていることを示しています。これにより、電源ワイヤー・ボンドをSi MOSFET上に取り付けることができます。Siは、SiCよりも剛性が低いため、パワーサイクル中のワイヤーボンディング界面の熱機械的ストレスが大幅に低減され、パワーサイクル寿命が2倍延びます。さらにQorvoは、Si MOSFETからSiC JFET、SiC JFETからDBCの両層に銀焼結・ダイ・アタッチを施し、はんだダイ・アタッチ（現在のSiCディスクリートおよびモジュールで広く使用）と比較して信頼性をさらに向上させています。SiCに対するSiパワーサイクル性能の優位性は、以前にも報告されています (※1)。

図11 (b) は、ラボ測定によるパワーサイクリングベンチマークを示しています。横軸は、パワーサイクル中に使用されるデバイスのジャンクション温度上昇 (ΔTj)、縦軸は、故障までのパワーサイクル数です。テスト対象のデバイスは、Qorvo SiC E1B 1200V 50A ハーフブリッジモジュール、UHB50SC12E1BC3N と、同じ E1B パッケージのベンダーA 1200V 16mΩ SiC MOSFET ハーフブリッジモジュールです。100℃のジャンクション温度上昇時、Qorvo SiC E1Bモジュール（青色の点）は、同じパッケージのSiC MOSFETモジュールと比較してサイクルが2倍以上優れています。Qorvoでは、品番に「SC」を付けてスタック・カスコード構造を指定しています。QorvoのSiC E1Bモジュールは、UFB25SC12E1BC3N（1200V、25A、35mΩ、フルブリッジ）、UHB50SC12E1BC3N（1200V、50A、19mΩ、ハーフブリッジ）、UHB100SC12E1BC3N（1200V、100A、9.3mΩ、ハーフブリッジ）の3種類で、スタック・カスコード構造を実装しています。

図11：Qorvo SiC E1B電源サイクル - (a)Siダイに電源ワイヤを接続したスタックダイ構造、(b)電源サイクル対SiC MOSFET

まとめ

QorvoのSiC E1Bハーフブリッジおよびフルブリッジ・モジュールは、優れた静的性能（RDSON、Coss、Rthjcなど）と動的性能 (Eon、Eoff) を提供し、高電力アプリケーション向けに優れた効率と電力密度を実現します。また、スタック・カスコードE1BモジュールはSiC MOSFETより2倍以上優れたSiレベルのパワー・サイクル性能（信頼性と寿命）を提供します。スナバ付きQorvo SiC E1Bモジュールの極めて低いターンオフ損失は、PSFB、LLCなどのソフトスイッチ（ZVSターンオン）アプリケーションにとって特に魅力的です。

■参考論文：

(※1) F. Hoffmann, N. Kaminski and S. Schmitt, "Comparison of the Power Cycling Performance of Silicon and Silicon Carbide Power Devices in a Baseplate Less Module Package at Different Temperature Swings," 2021 33rd International Symposium on Power Semiconductor Devices and IC (ISPSD), Nagoya, Japan, 2021, pp.175-178, doi: 10.23919/ISPSD50666.2021.9452242.

ダブルパルステスト評価ボード

Qorvoは、ハーフブリッジE1BモジュールおよびフルブリッジE1Bモジュールの評価をサポートするために、2つのダブルパルステスト (DPT) 評価ボードを提供しています。評価ボードは、マクニカから提供可能ですので必要な際は、お問い合わせください。図12にフルブリッジE1BモジュールDPT EVBの例を示します。詳細については、E1B EVBユーザーガイドを参照ください。
SiC E1B Modules DPT EVB User Guide