はじめに

本記事では、音響機器開発設計者の方々から頻繁に相談を受ける開発課題の中から、特に多い3つの課題をまとめてみました！課題に対する解決策もご用意しておりますので、ぜひ最後までご覧ください。

【対象のアプリケーション例】

・テレビ会議システム

・スマートスピーカー

・360°サラウンドマイク

・ICレコーダー

・ヘッドホン

・折り畳み式のオーディオプレイヤー

・コミュニケーションロボット

FPGAにて解決！音響機器の開発課題3選

課題解決！Latticeのソリューション

1. マイク数の増加により、SoCポートが不足してしまった

LatticeのFPGAは複数chの音声信号を多重化し、SoCへ伝送することが可能であり、SoCのポート不足を解決します。今後、ポート数を増やす事のみを目的としたSoCのアップグレードが不要となり、トータルコストの削減にもつながります。

以下のイメージ図にありますように、複数chのI2Sや、PDMを1chのTDMにアグリゲーションすることが可能です。複数chのPDMを1chのTDMに変更する場合は、形式変換の為に演算処理が必要になりますが、内部に16x16 DSP Blockを有したデバイスもあり、こちらは最小2.1×2.1mmの小型パッケージでのご提案が可能です。

この場合、BufferとしてFPGA内部のメモリーを使用することがありますが、Latticeでは超低消費、小ロジックにもかかわらず、最大1Mbitの内部メモリーを搭載したデバイスもございますので、メモリーリソースに余裕をもって複数のPDMのアグリゲーションが可能です。

仕様によっては、超低消費電力(待機時電流30uA)でのご提案も可能です。1.4x1.4mmの極小パッケージをご用意しており、基板面積の小さな製品であってもスペースを逼迫することなく実装が可能です。

2. 筐体の小型化により、狭小部への配線が困難になった

LatticeのFPGAにて、I2C/I2S/UART/GPIOをインターフェースとする各種センサー類の信号をFPGA内で多重化し、１本の信号線で送信/受信しますることにより、狭小部への配線課題を解決します。今後、困難になった配線取り回し周辺の問題解決のために機構部分を変更したり、筐体サイズを大きくするといった必要はありません。

また、このソリューションは必要チャンネル数等を柔軟にカスタマイズが可能です。最小2.5m角の小型パッケージ、待機時電流75uA以下の超低消費電力デバイスで実現可能です。

3. SoCなどのメインICの処理負荷が増大している

メインICに集中していた処理の一部、音声デジタル処理をFPGAに任せて、メインICの処理負荷を低減させることが可能です。今後、メインICの機能向上によるコストUPの心配はありません。

並列処理が可能なFPGAの中でも、Latticeは低消費電力を強みに持ちますので、SoCの一部の処理をLattice FPGAに担わせる事で、消費電力の増加を最小限に抑えつつ、システムとしてのパフォーマンスを向上させる可能性があります。

音声処理には、以下の図にあるFIRフィルター(図右)、またはFFTフィルター(図左)を使用します。

 

資料ダウンロード

上記ソリューションが実現できる具体的な製品名や、パッケージラインナップについても知りたい方は、下記リンクからぜひ資料をご参照下さい。

お問い合わせ

本記事に関してご質問などありましたら、以下より問い合わせください。

各種情報一覧

Lattice関連の技術情報、セミナー情報、FAQなど気になるページがありましたら、以下をクリックください。