避けた方がよいこと 1.　ディスクリートで設計する

系統の多い電源基板では、

・メインチップの電源シーケンス制御

・故障対策のための電圧監視

・DC/DCの出力変動を補正するためのトリムコントロール

など数多くの機能を基板に実装する必要がありますが、

これらをすべてディスクリート回路で組むのは非常に複雑な設計になってしまいがちです。

そのため、実機試験において思ったような性能が出ず、もし回路変更が必要になった場合の工数は非常に大きくなってしまいます。

さらに、多くのICを使用することにより、基板面積の圧迫にもつながってしまいます。

こうした状況を防ぐために、ディスクリートでの設計を思い切ってやめてみてはいかがでしょうか？

特にHigh-endなチップをメインに使用している場合、上記のように電源回路は煩雑化しがち

避けた方がよいこと 2.　フォルトログを残さない

電源の不具合が原因で基板が動かなくなった際に、どの信号が原因なのか？いつその異常が発生したのか？がわからないと、市場にて起きてしまった不具合を解析するのは困難です。

設計の段階であらゆる可能性を潰して市場に出しても、製品の全ての動作の源となる電源基板では万が一に備えて損はないはずです。

特に系統の多い電源基板においては、なるべくフォルトログを残せるような機能を持たせておくことが重要になります。

故障時の解析を行うには、電源異常の兆候が確認されたときに記録されたフォルトログが必要

 

ではどうすればよいのか？

上記2点を解決する方法として、電源設計専用の機能を持たせたPLDを用いる方法があります。

【PLDを用いることで、、、】

・　1Chipで電源シーケンス制御、電圧監視、トリムコントロールを簡単に行うことができる

・　フォルトログをEEPROMに記録できる

Latticeではこれらが解決できるチップを用意しています。

まず、PacPowerというシリーズでは、ディスクリート設計なしで電源シーケンス制御、電圧監視、トリムコントロールが可能です。

PacPowerの内部構造

また、ASC10というシリーズでは、64usという短時間で異常検知し、電圧、電流、温度の各種監視信号を内蔵EEPROMへ記録可能です。

そのトリガーとなる信号と、記録する信号は任意に設計ツールで選択できます。

さらに、フォルトログのトリガポイントの設定次第では、実際の異常だけでなく、予兆を捉える事で、部品メンテナンスにも役立てることができます。

ASC10の内部構造

また、設計方法も容易で、チップ内にPLDが入っているので、プログラマブルに設計することができます。

このプログラマブルな設計方法に関しては、特別な知識は必要なく、GUI上で設計できるようにソフトウェアの提供がされています。

ツールは無償でLatticeのHPからインストールできるため、是非一度試してみてはいかがでしょうか？

GUIによるプログラマブルな電源基板設計により工数削減が可能

資料ダウンロード

電源設計で避けた方がよい設計を2つ紹介してきましたが、こうした設計工数、不具合のリスクを、PLDを導入することで解決できることがご理解いただけましたら幸いです。

本記事に記載した内容よりも詳しい内容や、具体的な製品名や、パッケージラインナップに関して、下記の資料により詳しい情報を記載してありますのでぜひご覧ください。

お問い合わせ

無償の設計ツール詳細など、本記事に関してご質問などありましたら、以下より問い合わせください。

各種情報一覧

Lattice関連の技術情報、セミナー情報、FAQなど気になるページがありましたら、以下をクリックください。