条件を指定して絞り込む
現在1984件がヒットしています。check
信号処理に関するソリューション
信号処理は FPGA や DSP で行います。高速な処理が必要な演算は FPGA で行いますが、速度が遅い演算は DSP で行うことができます。
DSP よりも FPGA の方が高速処理が可能な理由を説明します。
DSP と FPGA の信号処理の違い
DSP の順次処理は図2．のように、1つの加算回路を使い回しますので タップ毎にクロック数が必要になります。
FPGA なら並列処理して1クロックで数百タップの演算を1度に行うことができますし、回路を分割するとクロック数は増えますが、分割に応じて回路面積を小さくすることも可能です。
このように、FPGA なら必要に応じて速度と面積（コスト）を柔軟に調整することができます。
また、最近の FPGA は他部分が動作中に回路の構成を書き換えることができる 「パーシャル・リコンフィギュレーション」をサポートしますので、機能を増やす毎に回路規模を大きくする必要がなくなりました。
可変精度 DSP ブロック
可変精度 DSP ブロックは FPGA に内蔵している1つの DSP ブロックで さまざまな大きさの乗算器を構成できる FPGA 内蔵の DSP ブロックのことです。
従来の DSP ブロックは、9×9bit なら1個の DSP ブロック、27×27bit や18×36bit なら2個の DSP ブロックを使いましたので効率良く DSP ブロックを使えませんでした。
新しくサポートされた「可変精度 DSP ブロック」 は1個の DSP ブロックで 9×9bitなら3個まで、27×27bit や18×36bit も１個の DSP ブロックで構成できます。このように効率的に DSP ブロックを利用できる「可変精度 DSP ブロック」をサポートしている FPGA はインテル®社だけです。
表1．Arria® V および Cyclone® V で利用可能な精度
| 1つの DSPブロックで構成できる乗算器 | 2つの DSPブロックで構成できる乗算器 | ||
| 乗算器モード | 数量 | 乗算器モード | 数量 |
| 9X9 | 3 | 18X18 複素数乗算器 | 1 |
| 12X12 | 2 | 36X36 *複素数乗算器 | 1 |
| 16X16 | 2 | 4つの DSPブロックで構成できる乗算器 | |
| 18X19 | 2 | 18X25 *複素数乗算器 | 1 |
| 18X25 | 1 | 18X36 *複素数乗算器 | 1 |
| 27X27 | 1 | 27X27 複素数乗算器 | 1 |
| 18X36* | 1 | 54X54 *複素数乗算器 | 1 |
*DSP ブロックの外に追加ロジックが必要
Arria V または Cyclone V 可変精度 DSP ブロックによる高性能DSPアプリケーションの実現（PDF）
浮動小数点演算
インテル社は、浮動小数点処理を行う回路を最適に設計するアルゴリズムを開発しました。
MathWorks社の Simulink®に DSP設計ツール「DSP Builder」をオプションで追加すると、MathWorks社の 標準的なライブラリ以外に、固定小数点向けの 「インテル DSP Builder スタンダード・ブロックセット」と 浮動小数点を サポートする 「インテル DSP Builder アドバンスト・ブロックセット」と呼ぶ2種類のライブラリが追加されます。 これらのライブラリは各関数がライブラリ化されていますので、効率良く高性能な演算回路を構成できます。
例えば、乗算、加算、二乗を順次実行するといった、基本的な浮動小数点演算子からなるデータパスを 構築するのではなく、浮動小数点コンパイラによって基本的な演算子を単一の関数またはデータパスに 統合したフューズド・データパスを生成できます。
高精度、高性能信号処理を実現する可変精度 DSP アーキテクチャ（PDF）
フィルタ IP の一覧
FPGAで使えるフィルタ 用 IP は下記をご参照ください。 詳しくはこちら
画像処理に関するソリューション
FPGA は画像処理に多く使われているので、画像処理用の IP が豊富に提供されています。差別化に影響しない機能や標準規格の機能はこれらの IP を利用すると、自社の設計リソースを差別化のためのコア技術開発に集約できます。
また、プロセッサ内蔵の FPGA を使えば画像生成や高負荷の処理は FPGA で行い、その他の機能をソフトウェアで処理することができます。FPGA の外部にプロセッサを持つのと比べて、ハードウェア部とソフトウェア部とのインタフェースが桁違いに高速、そして FPGA内部なので信号線数を多く持てるのでアルゴリズムの処理をきめ細かく分担できます。FPGA とプロセッサ間の基板配線も不要なので基板コストも削減できます。
ビデオ／画像処理（VIP）スイート
インテル社が提供しているビデオ／画像処理（VIP）スイートは、インテル社の画像処理関連の IPを集めて安価に提供している IP 群です。
簡単なカラー・スペース変換からプログラマブル多相スケーリングを実装する複雑なビデオ・スケーリング機能まで様々な IP があります。
適応型スケーラ
Full High-Definition(D5規格)クラスのピクセルレートの画像スケーリング処理が可能な IP です。
ピクセル補間として、Gaussian、Nearest Neighbor、Bi-Linear、Bi-Cubic といった各種アルゴリズムを、動的に設定することができます。
マクニカの関連会社が開発した IPですので、FPGA と一緒にスムーズなサポートを行います。
ベイヤー変換(ACPI)
ベイヤーパターン形式のデータ(RAWデータ)を RGB カラーデータへ変換する ベイヤーパターン変換 IP です。
ACPI(Adaptive Color Plane Interpolation)アルゴリズムを使用して、単板式板式 CCD の出力形式として一般的に使用されるベイヤーパターン形式のデータ(RAWデータ)を RGB カラーデータへ変換します。
マクニカの関連会社が開発した IP ですので、FPGA と一緒にスムーズなサポートを行います。
JPEG XR
JPEG XR はマイクロソフト社が開発した「Windows Media Photo」を改良した静止画用の圧縮フォーマットです。
JPEG2000 と比べて、回路規模は約半分で使用メモリ量は数分の一なので高速に圧縮ができます。
圧縮ノイズを避けるための可逆圧縮はできますし、32bit までの解像度をサポートします。
マイクロソフト社は JPEG2000 をサポートしませんでしたが、JPEG XR はマイクロソフト社が開発したので、Windows Vista 以降の OS で標準サポートしています。
H.264
H.264 は動画用圧縮技術として広く使われています。
再生処理は軽くてアルゴリズムの差が出にくいので CPU で処理することもできますが、圧縮処理は重くてアルゴリズムによる差が出やすいので FPGA を使用されることをお勧めします。