特徴

この開発キットを使用すると、以下が可能となります。

• PCI Express ® （PCIe ®） ショート・カード・フォーム・ファクタに準拠する開発ボードを使用した、Gen3(*1)までのデータ・レートの PCIe デザインの開発およびテスト
• DDR3 または QDR II メモリ用メモリ・サブシステムの開発およびテスト
• インテル®のパートナーから提供される 35 種類以上のインタフェースカードと高速メザニン・カード（HSMC）コネクタを使用して、Serial RapidIO®、10 Gps イーサネット、SONET、CPRI、OBSAI、などに対応

*1:開発キットに使用可能な HSMC コネクタ・インタフェース対応のドータ・カード、アダプタ、またはケーブル（いずれもオプション）をご購入いただけます。

注文情報

開発キットの内容

DSP 開発キット Stratix V エディションには、以下のものが含まれています。

• Stratix V GX FPGA 開発ボード (図 1 参照)
  • 搭載デバイス：
    • Stratix V GS FPGA: 5SGSMD5K2F40C2N
    • コンフィギュレーション、ステータス、およびセットアップ・エレメント
    • JTAG
    • オンボード USB-Blaster™ II ケーブル
    • MAX® V デバイスとフラッシュ・メモリを介したファースト・パッシブ・パラレル (FPP) コンフィギュレーション
    • 1 個のコンフィギュレーション・リセット用プッシュボタン
    • 1 個の CPU リセット用プッシュボタン
    • 2 個のコンフィギュレーション用プッシュボタン
  • クロック
    • 50 MHz および 125 MHz プログラマブル・オシレータ
    • SMA 入力 (LVPECL)
  • 汎用ユーザー入力/出力
    • RJ-45 (銅) コネクタ付き 10/100/1000Mbps イーサネット PHY （SGMII）
    • 16x2 キャラクタ LCD
    • 1 個の 8 極デュアル・インライン・パッケージ（DIP）スイッチ
    • 16 個のユーザー用 LED
    • 3 個のユーザー用プッシュボタン
  • メモリ・デバイス
    • DR3 SDRAM（1,152 メガバイト、72 ビット幅）
    • QDR II+ SRAM（4.5 メガバイト、2 メガビット x 18 ビット幅）
      • フットプリントは QDR II 4 メガビット x 18 ビット幅と互換
    • RLDRAM II (18 ビット・データ・バス付き 72 M バイト CIO RLDRAM II)
  • コンポーネントとインタフェース
    • PCIe x8 エッジ・コネクタ
    • 2 個の HSMC コネクタ
    • シリアル・デジタル・インタフェース（SDI）入力および出力用 SMB
    • QSFP オプティカル・ケージ
    • RJ-45 (銅) コネクタ付き 10/100/1000Mbps イーサネット PHY （SGMII）
  • 電源
    • ラップトップ DC 電源入力
    • PCIe エッジ・コネクタ
    • Nios® II プロセッサ・ウェブ・サーバとリモート・システム・アップデート
  • ループバックおよびデバッグ用 HSMC カード
  • 電源アダプタおよびケーブル
  • Stratix V GS FPGA 開発キット・ソフトウェアの内容
    • ドキュメント類
      • ユーザー・ガイド
      • リファレンス・マニュアル
      • ボード回路図とレイアウト・デザイン・ファイル
    • GUI ベースのボード・テスト・システム
      • オープン・ソース RTL が付いた完全な Quartus II プロジェクトを含みます
    • ボード・アップデート・ポータル
      • オープン・ソース RTL が付いた完全な Quartus II プロジェクトを含みます
    • Quartus II 開発ソフトウェア、開発キット・エディション（DKE）
      • Quartus II ソフトウェアのフル・バージョンを 1 年間使用するためのライセンス

図1. DSP 開発キット Stratix V エディション

図2. DSP 開発キット Stratix Stratix V エディション・ボード・ブロック図

関連資料

お問い合わせ