サイト内検索
半導体事業メニュー
半導体事業
HOME
マクニカの
製品・サービス
技術情報
イベント・
セミナー
取扱メーカー
サポート

条件を指定して絞り込む

現在1992件がヒットしています。check

新着記事
基礎
設計
製品ピックアップ
製品ピックアップ FPGA/CPLD/ASIC Intel® Programmable Solutions Group (現 Altera Corporation)

インテル®の Cyclone® V FPGA ファミリのラインアップをご紹介します。

Cyclone V ファミリ の種類

Cyclone V ファミリは、以下の 6 種類の製品があります。

 

 FPGA

Cyclone V E (ロジックのみ)
Cyclone V GX (3.125 Gbps トランシーバ内蔵)
Cyclone V GT (5.0 Gbps トランシーバ内蔵)

 SoC FPGA

Cyclone V SE SoC FPGA (ARM® ベース・ハード・プロセッサ・システム (HPS) 内蔵)
Cyclone V SX SoC FPGA (ARM ベース HPS および 3.125 Gbps トランシーバ内蔵)
Cyclone V ST SoC FPGA (ARM ベース HPS および 5.0 Gbps トランシーバ内蔵)

 

表 1. Cyclone V E FPGA ファミリの概要

デバイス 5CEA2 5CEA4 5CEA5 5CEA7 5CEA9
等価ロジック・エレメント (LE) 数 25,000 48,000 76,500 149,500 301,000
M10K メモリ・ブロック数 170 270 380 650 1,160
M10K メモリ (Kb) 1,700 2,700 3,800 6,500 11,600

メモリ・ロジック・アレイ・ブロック

（MLAB） (Kb)

 196 270 440 836 1,717
18 x 19 ビットマルチプライヤ数 50 144 248 312 684
可変精度 DSP ブロック (1) 25 72 124 156 342
PLL 数 4 4 4 4 4
最大ユーザー I/O ピン数 304 304 368 480 448
メモリ・コントローラ 1 1 2 2 2

注：

1. DSP ブロックは、3つの 9 x 9 マルチプライヤ、2つの 18 x 19 マルチプライヤ、そして1つの 27 x 27 マルチプライヤを含みます。また、その他モードも対応できます。

 

表 2. Cyclone V E デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／
パッケージ
(mm x mm)		 F256 U484 F484 F672 F896
1.0 mm
17 x 17		 0.8 mm
19 x 19		 1.0 mm
23 x 23		 1.0 mm
25 x 25		 1.0 mm
31 x 31
I/O XVCR I/O XVCR I/O XVCR I/O XVCR I/O XVCR
5CEA2 144 - 304 - 304 - - - - -
5CEA4 144 - 304 - 304 - - - - -
5CEA5 - - 260 - 240 - 368 - - -
5CEA7 - - - - 240 - 336 - 480 -
5CEA9 - - - - - - 336 - 448 -

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

 

表 3. Cyclone V GX FPGA ファミリの概要

デバイス 5CGXC3 5CGXC4 5CGXC5 5CGXC7 5CGXC9
等価ロジック・エレメント (LE) 数 31,000 50,000 76,500 149,500 301,000
M10K メモリ・ブロック数 140 250 380 650 1,160
M10K メモリ (Kb) 1,400 2,500 3,800 6,500 11,600
MLAB (Kb) 147 295 440 836 1,717
18 x 19 ビットマルチプライヤ数 84 140 248 312 684
可変精度 DSP ブロック 42 70 124 156 342
PCI Express®ハード IP ブロック数 1 2 2 2 2
PLL 数 4 6 6 7 8
最大ユーザー I/O ピン数 224 368 368 480 560
メモリ・コントローラ 1 2 2 2 2

 

表 4. Cyclone V GX デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／
パッケージ
(mm x mm)		 F256 F324 U484 F484 F672 F896 F1152
1.0 mm
17 x 17		 1.0 mm
19 x 19		 0.8 mm
19 x 19		 1.0 mm
23 x 23		 1.0 mm
25 x 25		 1.0 mm
31 x 31		 1.0 mm
35 x 35
I/O XVCR I/O XVCR I/O XVCR I/O XVCR I/O XVCR I/O XVCR I/O XVCR
5CGXC3 96 3 112 3 224 3 224 3 - - - - - -
5CGXC4 - - 128 3 240 6 240 6 368 6 - - - -
5CGXC5 - - 128 3 240 6 240 6 368 6 - - - -
5CGXC7 - - - - 240 6 240 6 336 9 480 9 - -
5CGXC9 - - - - - - - - 336 9 448 12 560 12

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

 

表 5. Cyclone V GT FPGA ファミリの概要

デバイス 5CGTD5 5CGTD7 5CGTD9
ロジック・エレメント (LE) 数 76,500 149,500 301,000
M10K メモリ・ブロック数 380 650 1,160
M10K メモリ (Kb) 3,800 6,500 11,600
MLAB (Kb) 440 836 1,717
18 x 19 ビットマルチプライヤ数 248 312 684
可変精度 DSP ブロック 124 156 342
PCI Express ハード IP ブロック数 2 2 2
PLL 数 6 7 8
最大ユーザー I/O ピン数 368 480 560
メモリ・コントローラ 2 2 2

 

表 6. Cyclone V GT デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／
パッケージ
(mm x mm)		 U484 F484 F672 F896 F1152
1.0 mm
19 x 19		 1.0 mm
23 x 23		 1.0 mm
25 x 25		 1.0 mm
31 x 31		 1.0 mm
35 x 35
I/O XVCR I/O XVCR I/O XVCR I/O XVCR I/O XVCR
5CGTD5 240 6 240 6 368 6 - - - -
5CGTD7 240 6 240 6 336 9 480 9 - -
5CGTD9 - - - - 336 9 448 12 560 12

注：

1. グレーのエリアでは、バーティカル・パッケージ・マイグレーションをサポートしています。

 

表 7. Cyclone V SE SoC FPGA ファミリの概要

 

デバイス 5CSEA2 5CSEA4 5CSEA5 5CSEA6
等価ロジック・エレメント (LE) 数 25,000 40,000 85,000 110,000
アダプティブ・ロジック・モジュール (ALM) 9,434 15,094 32,075 41,509
M10K メモリ・ブロック数 140 224 397 514
M10K メモリ (Kb) 1,400 2,240 3,972 5,140
MLAB (Kb) 138 220 480 621
18 x 19 ビットマルチプライヤ数 72 116 174 224
可変精度 DSP ブロック(1) 36 58 87 112
FPGA PLL数 4 5 6 6

ハード・プロセッサ・システム

(HPS) PLL数

 3 3 3 3
最大FPGA ユーザー I/O ピン数 124 124 288 288
最大 HPS I/O数 188 188 188 188
FPGA ハード・メモリ・コントローラ - 1 1 1
HPS ハード・メモリ・コントローラ 1 1 1 1
プロセッサ・コア (ARM®Cortex™-A9) シングル／デュアル シングル／デュアル シングル／デュアル シングル／デュアル

注：

1. DSP ブロックは、3つの 9 x 9 マルチプライヤ、2つの 18 x 19 マルチプライヤ、そして1つの 27 x 27 マルチプライヤを含みます。また、その他モードも対応できます。

 

表 8. Cyclone V SE SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

 

デバイス／パッケージ
(mm x mm)		 U484 U672 F896
0.8 mm
19 x 19		 0.8 mm
23 x 23		 1.0 mm
31 x 31
FPGA I/O HPS I/O FPGA I/O HPS I/O FPGA I/O HPS I/O
5CSEA2 66 161 124 188 - -
5CSEA4 66 161 124 188 - -
5CSEA5 66 161 124 188 288 188
5CSEA6 66 161 124 188 288 188

 

表 9. Cyclone V SX SoC FPGA ファミリの概要

デバイス 5CSXC4 5CSXC5 5CSXC6
等価ロジック・エレメント (LE) 数 40,000 85,000 110,000
アダプティブ・ロジック・モジュール (ALM) 15,094 32,075 41,509
M10K メモリ・ブロック数 224 397 514
M10K メモリ (Kb) 2,240 3,972 5,140
MLAB (Kb) 220 480 621
18 x 19 ビットマルチプライヤ数 116 174 224
可変精度 DSP ブロック 58 87 112
最大トランシーバ数 6 9 9
PCI Express ハード IP ブロック数 2 2 2
FPGA PLL数 5 6 6
HPS PLL数 3 3 3
最大FPGA ユーザー I/O ピン数 124 288 288
最大HPS I/O数 188 188 188
FPGA ハード・メモリ・コントローラ 1 1 1
HPS ハード・メモリ・コントローラ 1 1 1
プロセッサ・コア (ARM Cortex-A9) デュアル デュアル デュアル

 

表 10. Cyclone V SX SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／パッケージ
(mm x mm)		 U672 F896
0.8 mm
23 x 23		 1.0 mm
31 x 31
FPGA I/O HPS I/O XCVR FPGA I/O HPS I/O XCVR
5CSXC4 124 188 6 - - -
5CSXC5 124 188 6 288 188 9
5CSXC6 124 188 6 288 188 9

 

表 11. Cyclone V ST SoC FPGA ファミリの概要

デバイス 5CSTD5 5CSTD6
等価ロジック・エレメント (LE) 数 85,000 110,000
アダプティブ・ロジック・モジュール (ALM) 32,075 41,509
M10K メモリ・ブロック数 397 514
M10K メモリ (Kb) 3,972 5,140
MLAB (Kb) 480 621
18 x 19 ビットマルチプライヤ数 174 224
可変精度 DSP ブロック 87 112
最大トランシーバ数 9 9
PCI Express ハード IP ブロック数 2 2
FPGA PLL数 6 6
HPS PLL数 3 3
最大FPGA ユーザー I/O ピン数 288 288
最大HPS I/O数 188 188
FPGA ハード・メモリ・コントローラ 1 1
HPS ハード・メモリ・コントローラ 1 1
プロセッサ・コア (ARM Cortex-A9) デュアル デュアル

 

表 12. Cyclone V ST SoC FPGA デバイス・パッケージ および 最大ユーザー I/O ピン数

デバイス／パッケージ
(mm x mm)		 F896
1.0 mm
31 x 31
FPGA I/O HPS I/O XCVR
5CSTD5 288 188 9
5CSTD6 288 188 9

関連リンク

1. Cyclone V デバイス・ファミリ概要 (英語版・PDF)
2. インテルのデバイス情報パッケージ・データシート
3. オートモーティブ・グレード製品
4. Arria V および Cyclone V FPGA の可変精度 DSP ブロック・アーキテクチャ

 

関連リンク

Cyclone V FPGA の概要

Cyclone V FPGA スモール・パッケージ

 

 

お問い合わせ

お問い合わせはこちら