条件を指定して絞り込む
現在1880件がヒットしています。check
28nm Arria®V FPGA ファミリは、リモート無線ユニット、10G/40G ラインカード、映像スタジオ・ミキサなどのミッドレンジ・アプリケーションに必要な性能と低コスト性/低消費電力性をバランスよく兼ね備えています。
表 1. Arria V GT/GX FPGA ファミリの概要 (1)
| 機 能 |
5AGX A1 |
5AGX A3 |
5AGX A5 |
5AGX A7 |
5AGX B1 |
5AGX B3 |
5AGX B5 |
5AGX B7 |
| 等価ロジック・エレメント(LE) 数 | 75,000 | 149,430 | 190,000 | 242,950 | 300,000 | 362,730 | 420,000 | 503,500 |
| アダプティブ・ロジック・モジュール (ALM) | 28,302 | 56,389 | 71,698 | 91,679 | 113,208 | 136,879 | 158,491 | 190,000 |
| M10K メモリ・ブロック数 | 800 | 1,039 | 1,180 | 1,366 | 1,510 | 1,726 | 2,054 | 2,378 |
| M10K メモリ (Kb) | 8,000 | 10,390 | 11,800 | 13,660 | 15,100 | 17,260 | 20,540 | 23,780 |
| メモリ・ロジック・アレイ・ ブロック(MLAB) (Kb) |
463 | 892 | 1,173 | 1,448 | 1,852 | 1,961 | 2,532 | 2,943 |
| 18x19 ビットマルチプライヤ数 | 480 | 792 | 1,200 | 1,600 | 1,840 | 2,090 | 2,184 | 2,278 |
| 可変精度 DSP ブロック | 240 | 396 | 600 | 800 | 920 | 1,045 | 1,092 | 1,139 |
| 最大トランシーバ数(6.375 Gbps / 10.3125 Gbps) | 12 / 0 | 12 / 0 | 24 / 0 | 24 / 0 | 24 / 0 | 24 / 0 | 36 / 0 | 36 / 0 |
| PCI Express®(PCIe®) ハード IPブロック数 |
1 | 1 | 2 | 2 | 2 | 2 | 2 | 2 |
| 最大ユーザー I/O ピン数 | 480 | 480 | 544 | 544 | 704 | 704 | 668 | 668 |
表 2. Arria V GX FPGA のパッケージの概要およびユーザー I/O (LVDS、トランシーバ) (2)
| デバイス | 5AGXA1 | 5AGXA3 | 5AGXA5 | 5AGXA7 | 5AGXB1 | 5AGXB3 | 5AGXB5 | 5AGXB7 | 5AGTD3 | 5AGTD5 |
| F672 (27 mm) |
336, 9 | 336, 9 | 288, 9 | 288, 9 | - | - | - | - | - | - |
| F896 (31 mm) |
480, 12 | 480, 12 | 384, 18 | 384, 18 | 384, 18 | 384, 18 | - | - | 322, 12, 2 | - |
| F1152 (35 mm) |
- | - | 544, 24 | 544, 24 | 544, 24 | 544, 24 | 528, 24 | 528, 24 | 544, 12, 4 | 528, 12, 4 |
| F1517 (40 mm) |
- | - | - | 384, 18 | 704, 24 | 704, 24 | 668, 36 | 668, 36 | 704, 12, 4 | 688, 12, 8 |
1. Arria V GX デバイスは -4、-5、-6 のスピード・グレードで提供されています。
2. 各パッケージ内でのピン・マイグレーションが可能です。
表 3. Arria V GT FPGA ファミリの概要 (1)
| 機 能 | 5AGTD3 | 5AGTD5 |
| 等価ロジック・エレメント (LE) 数 | 362,730 | 503,500 |
| アダプティブ・ロジック・モジュール (ALM) | 136,879 | 190,000 |
| M10K メモリ・ブロック数 | 1,726 | 2,378 |
| M10K メモリ (Kb) | 17,260 | 23,780 |
| メモリ・ロジック・アレイ・ブロック （MLAB）(Kb) | 1,961 | 2,943 |
| 18x19 ビットマルチプライヤ数 | 2,090 | 2,278 |
| 可変精度 DSP ブロック | 1,045 | 1,139 |
| 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
12 / 4 | 12 / 8 |
| PCIe ハード IPブロック数 | 1 | 1 |
| 最大ユーザー I/O ピン数 | 704 | 688 |
表 4. Arria V GT FPGA のパッケージの概要およびユーザー I/O (LVDS、トランシーバ) (2)
| デバイス | 5AGTD3 | 5AGTD5 |
| F672 (27 mm) |
- | - |
| F896 (31 mm) |
322, 12, 2 | - |
| F1152 (35 mm) |
544, 12, 4 | 528, 12, 4 |
| F1517 (40 mm) |
704, 12, 4 | 688, 12, 8 |
1. Arria V GT デバイスは -5 のスピード・グレードで提供されています。
2. 各パッケージ内でのピン・マイグレーションが可能です。
表 5. インダストリアル温度範囲のサポート
| デバイス | パッケージ | スピード・グレード |
| Arria V GT | F896, F1152, F1517 | I5 |
| Arria V GX | F672, F896, F1152, F1517 | I5 |
表 6. Arria V SX SoC FPGA ファミリの概要
| 機 能 | 5ASXB3 | 5ASXB5 |
| 等価ロジック・エレメント (LE) 数 | 350,000 | 462,000 |
| アダプティブ・ロジック・モジュール (ALM) | 132,075 | 174,340 |
| M10K メモリ・ブロック数 | 1,729 | 2,282 |
| M10K メモリ (Kb) | 17,288 | 22,820 |
| メモリ・ロジック・アレイ・ブロック （MLAB） (Kb) | 2,014 | 2,658 |
| 18x19 ビットマルチプライヤ数 | 1,618 | 2,186 |
| 可変精度 DSP ブロック | 809 | 1,068 |
| 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) | 30/0 | 30/0 |
| PCIe ハード IPブロック数 | 2 | 2 |
| 最大ユーザー I/O ピン数 | 528 | 528 |
| 最大ハード・プロセッサ・システム (HPS) I/O数 | 216 | 216 |
| FPGA ハード・メモリ・コントローラ | 1 | 1 |
| HPS ハード・メモリ・コントローラ | 3 | 3 |
| プロセッサ・コア (ARM®Cortex™-A9) | デュアル | デュアル |
表 7. Arria V SX SoC FPGA のパッケージの概要およびユーザー I/O (LVDS、トランシーバ)
| デバイス／ パッケージ (mm x mm) |
F896 | F1152 | F1517 | ||||||
| 1.0 mm 31 x 31 |
1.0 mm 35 x 35 |
1.0 mm 40 x 40 |
|||||||
| FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
|
| 5ASXB3 | 170 | 216 | 12/0 | 350 | 216 | 18 / 0 | 528 | 216 | 30 / 0 |
| 5ASXB5 | 170 | 216 | 12/0 | 350 | 216 | 18 / 0 | 528 | 216 | 30 / 0 |
表 8. Arria V ST SoC FPGA ファミリの概要
| 機 能 | 5ASTD3 | 5ASTD5 |
| 等価ロジック・エレメント (LE) 数 | 350,000 | 462,000 |
| アダプティブ・ロジック・モジュール (ALM) | 132,075 | 174,340 |
| M10K メモリ・ブロック数 | 1,729 | 2,282 |
| M10K メモリ (Kb) | 17,288 | 22,820 |
| メモリ・ロジック・アレイ・ブロック （MLAB） (Kb) | 2,014 | 2,658 |
| 18x19 ビットマルチプライヤ数 | 1,618 | 2,136 |
| 可変精度 DSP ブロック | 809 | 1,068 |
| 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) | 30/6 | 30 / 6 |
| PCIe ハード IPブロック数 | 2 | 2 |
| 最大ユーザー I/O ピン数 | 528 | 528 |
| 最大ハード・プロセッサ・システム (HPS) I/O数 | 216 | 216 |
| FPGA ハード・メモリ・コントローラ | 1 | 1 |
| HPS ハード・メモリ・コントローラ | 3 | 3 |
| プロセッサ・コア (ARM Cortex-A9) | デュアル | デュアル |
表 9. Arria V ST SoC FPGA のパッケージの概要およびユーザー I/O (LVDS、トランシーバ)
| デバイス／ パッケージ (mm x mm) |
F896 | F1152 | F1517 | ||||||
| 1.0 mm 31 x 31 |
1.0 mm 35 x 35 |
1.0 mm 40 x 40 |
|||||||
| FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
FPGA I/O数 | HPS I/O数 | 最大トランシーバ数 (6.375 Gbps / 10.3125 Gbps) |
|
| 5ASTD3 | 170 | 216 | 6 / 2 | 350 | 216 | 12 / 2 | 528 | 216 | 12 / 6 |
| 5ASTD5 | 170 | 216 | 6 / 2 | 350 | 216 | 12 / 2 | 528 | 216 | 12 / 6 |
関連ページ
・ Arria V デバイス・ファミリ概要 (英語版・PDF)
・ Arria V および Cyclone®V FPGA の可変精度 DSP ブロック・アーキテクチャ