CvP は Configuration via Protocol の略で、PCI Express* ( PCIe* ) リンクを介して行う FPGA のコンフィグレーション方法です。

CvP は、インテル^® Agilex™、インテル^® Stratix^® 10 インテル^® Cyclone^® 10 GX、インテル^® Arria^® 10、 Arria^® V、Cyclone^® V、 Stratix^® V デバイスファミリーでサポートされています。

CvP コンフィグレーション・スキームでは、ペリフェラル・ロジックとコアロジックに対して別々のイメージ(コンフィグレーション・データ)が作成されます。

・FPGA と 同一 PCB に配置される ROM^*の容量を小さくすることでシステムコストを削減

  *FPGA のコンフィグレーション・データを格納するフラッシュ・デバイス

・FPGA をアップデートするのに、フラッシュ^**の再プログラミング不要。

  **FPGA のコンフィグレーション・データを格納するために FPGA と同一 PCB に配置されるフラッシュ・デバイス

・FPGA コア・ファブリックのアップデートをおこなうためのシステム電源オフが不要

・FPGA コア・ファブリックのアップデートをおこなうためのホストの再起動や FPGA フルチップの再初期化が不要

・デザインを迅速に更新することでアプリケーションの負荷を変更可能。

・FPGA と同一の PCB 上に配置されたROMからのコンフィグレーション
　- 回路構成がシンプル
　- 基本的に FPGA への電源投入時にコンフィグレーションが実施される
　- FPGA コア・ファブリックのアップデートにはフラッシュの書き換えが必要で、フラッシュ書き換えのための回路が必要

・CvP でのコンフィグレーション
　- 回路構成は FPGA と PCIe を接続、ペリフェラルのコンフィグレーション用にフラッシュを配置
　- FPGA への電源投入時にはペリフェラル部のコンフィグレーションを実施し、FPGA コア・ファブリックのコンフィグレーションは PCIe ホストより任意のタイミングで実施
　- FPGA コア・ファブリックのアップデートは PCIe のホストから PCIe 経由で実施可能