説明

この資料は、インテル® 社の FPGA に実装可能な FIR フィルター向け IP コアであるインテル® FPGA FIR II IP コア (以降、FIR II) を使ったシンプルなデザインを構築するための簡単な操作手順を説明するための簡易チュートリアルです。係数データの生成フローについては、MathWorks® 社の MATLAB Online で利用可能なフィルター解析ツールを使用する方法を紹介しています。

[ツール・バージョン]　Quartus Prime Standard Edition 22.1 を使用しています。