Intel：Intel Agilex® 7 FPGA において F-Tile のみ実装した場合、VCCH_SDM へ接続する電源電圧は何ボルトでしょうか？

Intel：インテル® Quartus® Prime Pro Edition 開発ソフトウェアにおいて 対応するすべてのデバイスファミリーをインストールしましたが、デバイスファミリーの選択画面に インテル® Cyclone® 10 GX FPGA しか表示されません。

Intel：Error(18101): An external memory interface or PHYLite IP core reference clock fed by a cascaded PLL. Connect the external memory interface or PHYLite IP core reference clock to an input buffer

Intel：Agilex™ I シリーズを Quartus® Prime Pro Edition 22.1 (FLOAT ライセンス環境) でコンパイルするとライセンスエラーになります。

Intel：Intel® Stratix® 10 Hard Processor System Address Map and Register Definitions にある System Manager グループの boot_scratch_cold0 ～ boot_scratch_cold8 レジスターの用途や値の範囲について教えてください。

Intel：Agilex™ の IBIS モデルファイルが Quartus® Prime で生成できません。

Intel：Arria® 10 電源オフ時、I/O ピンに外部から電圧が印加され VCCIO にフローティング電圧が生じても問題はありませんか。

Intel：Quartus® Prime Pro Edition ver.21.1 で IP を IP Catalog で Generate するとエラーになります。

Intel：Arria® 10 以降のデバイスで EMIF (External Memory Interface) IP を使用する場合、EMIF 用外部ピン (DQ, DQS, Add/Cmd など) に対して Assignment Editor で I/O Standard の設定は必要ですか？