Intel：Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details

Intel：MAX 10 デバイスにおいて、PLL の入力クロックの隣にユーザ I/O ピンをアサインしたら下記エラーで配置ができません。

Cyclone V デバイスで双方向ピンに Input Register と Output Register の両方を有効にすることはできますか？

出力ピン （または双方向ピン） に仮想ピン （Virtual Pin） オプションを設定しましたが、以下のワーニング・メッセージが発生し無視されてしまいます。

Intel：双方向ピンを使用したいと考えています。 VHDL で記述したいのですが、どのように記述すれば良いですか？

どこにも接続されていない入力、出力、双方向ピンのポート宣言があるデザインをコンパイルした場合、Quartus II はどのような対処をしますか？

DDR3 メモリ・インタフェースで DQ のような双方向ピンはダイナミック OCT がサポートされていますが、どのように ON/OFF を実現すればよいのでしょうか？