Microchip FPGA: What is the equivalent of ModelSim ME Pro bundled with Libero SoC?

Intel: I'm using a FIXED license with a T guard key. I get an error when launching Questa* - Intel® FPGA Edition or ModelSim* - Intel® FPGA Edition.

Microchip FPGA: 「ARM Cortex-M1 プロセッサ・ソフトIPコア」を実装した場合、ModelSim MEでブート・シーケンスのシミュレーションは可能ですか？

Intel：ModelSim* - Intel® FPGA Edition で使用するエディタ―を外部エディタ―に変更する方法を教えてください。

Intel：ModelSim® などのシミュレーターでシミュレーションをおこなうとき、FPGA 内蔵の Pull-Up を使用している信号をどのように記述すれば良いですか？

Intel：ModelSim* - Intel® FPGA Edition の内蔵エディターで日本語を表示させる方法を教えてください。

Intel：ModelSim®- Intel® FPGA Edition の Wave ウィンドウに表示される信号名を、フルパスではなく短い信号名だけにするにはどうすれば良いですか？

Intel：MAX® 10 で On-Chip Flash IP を使用した回路を ModelSim®-Intel® FPGA Edition で Nativelink シミュレーションすると Load でエラーになります。

Intel：MAX® 10 FPGA の ADC を ModelSim® で RTL シミュレーションを実施した実績のあるデザインを、別のディレクトリに移植して同様の作業を行ったところ、エラー・メッセージになります。

Mentor：ModelSim® でシミュレーションで $fopen でファイル出力をするとファイル数が30ファイルに制限されます。回避策を教えてください。

Mentor：ModelSim® の起動時にウインドウのレイアウトやサイズをカスタマイズすることはできますか？

Mentor：ModelSim® のコンパイルのデフォルトを System Verilog にしたい

Intel: ModelSim® and Questa® Sim versions were previously listed as 10.6, 10.7, etc., but from 2019, they are 2019.1, 2020.1, etc. It seems that 10.7 versions such as 10.7f are still being released after the 2019.1 release. What is the difference between these?

Intel: The Pro Edition does not have a "Generate Value Change Dump file script" option that causes Quartus® Prime to generate a script for VCD generation in EDA simulators such as ModelSim®. Please tell me how to set it.

Intel：インテル® HLS コンパイラーで生成した IP を Platform Designer システムに追加し、シミュレーションモデル（VHDL）を生成しました。 ModelSim でシミュレーションすると、IP から不定値が出力されてしまいます。

Intel：ALTCLKCTRL IP のシミュレーション・モデルを VHDL で生成して ModelSim でコンパイルすると、エラーになります。

Intel：ModelSim® - Intel® FPGA Edition をノードロックライセンスで使用しているマシンに、Windows のリモートデスクトップ経由でアクセスしてシミュレーションを実行すると、ライセンスエラーになります。

Intel：ModelSim® で Wave ウィンドウに観測したい信号を追加していくとシミュレーション速度が遅くなり、Wave ウィンドウから削除しても改善されません。

Intel：ModelSim® - Intel® FPGA Edition を使った Nativelink シミュレーション環境での検証時に DCFIFO のローディングでエラーが発生します。

Intel：AXI BFM (Bus Function Model) を組み込んだデザインを ModelSim® - Intel® FPGA Edition でコンパイルするとライセンス・エラーになります。なぜですか？

Intel：AXI BFM (Bus Function Model) を組み込んだデザインを ModelSim® - Intel® FPGA Edition でコンパイルすると、"libaxi_IN_SystemVerilog_MTI_full.dll" が存在しないというエラーが出てしまいます。

Intel：MAX® 10 を対象にしたデザインの .vo ファイルを ModelSim® - Intel FPGA Edition でシミュレーションした際に fiftyfivenm_lcell_comb の信号をモニタできません。

Intel：ModelSim® のプロジェクト全体で SystemVerilog の 'define 定数を正しく認識させるにはどうしたら良いですか？

Intel：Cyclone® 10 GX で Altera GPIO IP（Verilog で生成）を ModelSim® でシミュレーションすると、vsim-3033 のエラーが発生します。

Intel：ModelSim® の Wave Editor 機能にて生成したテストベンチ・ファイルのクロックがトグルしません。

Intel：ModelSim® などでシミュレーションを行う時、基板上で Pull-Down している入力信号をテストベンチでどのように記述すれば良いですか？

Intel: The first message displayed in the ModelSim® transcript disappears.

Intel：ModelSim® でバッチ・モード（GUI を起動しない）でシミュレーション実行する方法はありますか？

Intel: How do I change the color of the displayed waveform in the ModelSim® wave window?

ModelSim* - Altera® FPGA Edition でコンパイルやシミュレート実行時にエラーが発生しました。Quartus® Prime の Help のようなメッセージの詳細を確認する方法はありますか？