Altera: ALTPLL MegaWizard Plug-In Manager (Quartus Prime Standard Edition 25.1) Bug

Altera: In Quartus® Prime Standard and Lite Edition 23.1, the Wizard screen crashes while creating an ALTPLL.

Analog Devices RFトランシーバー : AD9361の評価ボード(AD-FMCOMMS3-EBZ)に付属しているAnalog Devices Kuiper Linuxに含まれるOSS（オープンソースソフトウェア）のライセンス一覧を提供頂けますか？

Analog Devices RFトランシーバー : AD9361の評価ボード(AD-FMCOMMS3-EBZ)に付属しているAnalog Devices Kuiper Linuxを使った、ビルド方法について教えてください。

Intel: In Quartus® Prime Pro Edition 22.2, if .qdz is additionally installed with Install devices, a warning will occur and installation will not be possible.

Intel: What is the purpose and range of values for the boot_scratch_cold0 to boot_scratch_cold8 registers in the System Manager group in the Intel® Stratix® 10 Hard Processor System Address Map and Register Definitions?

NVIDIA Jetson: Is there a way to find out the Jetson HW revision?

Analog Devices DSP : SHARCやBlackfin上で、OSを動かすことは可能ですか？

Intel：Quartus® Prime Pro Edition v20.2 で、HDMI Intel FPGA IP の Example Design を生成すると Error が発生します。

Intel: I installed the WSL environment for Quartus® Prime Pro Edition v20.1, but I get an error when running nios2-terminal in the Nios® II Command Shell.

Intel: How do I run PCI-Express (PCIe) Gen3 Root Port simulations on Arria® 10 devices?

Intel: When reading/writing registers implemented in the FPGA part on a system running Linux, use the ALT_WRITE_WORD / ALT_READ_WORD API functions described in socal.h of SoC EDS. Can you do it?

Intel：インテル® HLS コンパイラーで必要な Microsoft Visual Studio のバージョンを教えてください

Intel：インテル® HLS コンパイラーで必要な C++ コンパイラーのバージョンを教えてください

Intel：Quartus® Prime Pro Edition ver.18.1.0 において、Stratix® 10 の PCI-Express Hard IP Example Design の生成がエラーになります。

Intel：リモート・サーバーに SSH ログインしてコンパイルする際、接続断した後もコンパイルを継続させることはできますか？

Intel：Cyclone® V SoC にて QSPI ブートの構成で Linux を使用していますが、Watchdog Timer の Timeout 発生後の再起動時に以下のようなログが表示されます。原因を教えてください。

Intel: I'm using a Cyclone® V SoC with Linux configured for QSPI boot. After changing the kernel version to a recent version (4.14.73-ltsi), read access to QSPI Flash from Linux no longer works as expected

Intel: Linux-based development on Cyclone® V SoC. When I try to debug my Linux application on DS-5™, I get the following error message:

Intel: Unable to generate simulation model for Synopsys® VCS-MX. An error occurs even though the path of the VCS-MX executable file storage directory is specified in Executable location. Also, an error occurs even if I run the simulation with Nativelink.

Intel：Linux マシンの Quartus® Prime で作成したプロジェクトを、Windows® PC にコピーしてコンパイルするとエラーになります。

Intel: Using Platform Designer (formerly Qsys) to connect altera_avalom_i2c (Altera Avalon I2C) to HPS-to-FPGA Bridge. I used a device tree generator to generate a device tree (.dts) from .sopcinfo, but when I checked the description for the corresponding i2c device, it was .compatible = "unknown,unknown-17.1"; pegging is not performed.

Intel：VirtualBox 上の Linux で DS-5™ を起動すると Segmentation Fault (core dumped) になります。

Intel：Cyclone® V SoC / Arria® V SoC にて、FPGA2SDRAM(F2S) ポートを利用する FPGA デザインに対して、Hard Processor System (HPS) 側から Linux 起動後に FPGA コンフィグレーションすることは可能ですか？

Intel：sof2flash を Linux のマシンで行う方法を教えてください。

Intel：Arria® 10 SoC を使用する際、U-Boot をカスタマイズすることでサポート可能な QSPI デバイスの情報はありますか？

Silicon Labs CP210x: Is the CP210x compatible with Android OS?

Intel：SoC デバイスに Linux を実装した場合、zImage から Kernel Build 時にどのような kernel driver が実装されているかを確認する方法はありますか？

Intel：DS-5™ を利用して Cyclone® V SoC 上で動作する Linux アプリケーションのデバッグを行っていますが、シリアル・ターミナルの Read/Write を契機にシグナル（SIGIO）を検知して動作が停止してしまいます。回避する方法はありますか？

Texas Instruments Sitaraシリーズ：PCIeをルートコンプレックスで使用する場合、Linuxカーネルのコンパイルで何か設定は必要でしょうか。