explanation

この資料は、FPGA / CPLD 開発の『5. 制約の設定』フェーズで参考になります。

Quartus® Prime / Quartus® II 開発ソフトウェアで個々のノードやエンティティに対して個別に制約を掛ける方法を紹介しています。

Assignment Editor とは、あるプロジェクトにおけるユーザが設計した回路のピンやエンティティに対して、特定の設定や制約を設けるための Quartus® Prime / Quartus® II 開発ソフトウェアのスプレッド・シートです。デバイス特有の機能を有効にするためのオプション設定やピン・アサイン（※1）、I/O 規格の指定など、さまざまな設定が一枚のスプレット・シート上で行えるため、効率的かつスピーディーに操作することができます。本資料では基本操作（※2）を紹介しています。

（※1）
ピン・アサインや I/O 規格の指定など、ピンに関する作業は Assignment Editor でも行えますが、Pin Planner で行うことをお薦めします。Pin Planner に関して知りたいユーザは、「Quartus® Prime ピン・アサイン」を参照してください。

（※2）
インテル® FPGA において、よく使用されるオプションに関して知りたいユーザは、「Quartus® Prime よく使用するピン・オプションの設定方法」を参照してください。

Document

ELS1414_Q1510_10__1.pdf

「Quartus Prime - 制約の方法（Assignment Editor） ver.15.1」（ツール・バージョン：Ver 15.1 向けドキュメント）

ELS1363_Q1400_10__1.pdf

「Quartus はじめてガイド - Assignment Editor の使い方 ver.14」（ツール・バージョン：Ver 14.0 向けドキュメント）

Click here for recommended articles/materials

Quartus® Prime related articles and resources
Intel® FPGA Development Flow/FPGA Top Page

Click here for recommended FAQ

Quartus® Prime FAQs 
Intel® FPGA FAQs

Click here for recommended seminars/workshops

Quartus® Prime Introductory Trial Course <Free>
Custom microcomputer design trial ~Experience embedded design using MAX® 10 FPGA! ~ <free>