Narrow down by specifying conditions
現在1888件がヒットしています。check
hello.
My name is Intel F. Hanako and I provide technical support for Intel® FPGA products at Macnica.
I tried implementing Mpression HDMI 2.0 IP, which I previously introduced in "Projecting 4K video on FPGA using Macnica HDMI IP", on Arria® 10 FPGA.
インテル® FPGA で HDMI を実現するには
HDMI を実現できるスペックを持つ FPGA を採用する必要があります。
This means that it is limited to FPGAs with integrated transceiver PHYs. Macnica 's HDMI IP supports HDMI 1.4b and HDMI 2.0, and select the FPGA family that supports the version you are using.
*For the basic performance of each version of the HDMI standard and the maximum specifications of Intel® FPGA's transceiver PHY, please see Table 1 and Table 2 of "Projecting 4K video on FPGA using Macnica HDMI IP".
There are three types of Arria® 10: Each transceiver has different performance, but these devices are sufficient to achieve the full specifications of HDMI 2.0, which has a maximum transmission speed of 18 Gbps (up to 6 Gbps per lane).
| Arria® 10 シリーズ | Arria® 10 GT | Arria® 10 GX | Arria® 10 SX |
| トランシーバーの 最大スペック（bps/ch） |
25.78 G | 17.4 G | 17.4 G |
前回は Cyclone® V GX（トランシーバーの最大スペックは 3.125 Gbps/ch）だったのでフレームレートを下げて 4K に対応させましたが、今回の Arria® 10 は 4K/60p で動画を映します。
下のイメージ図は、HDMI を実現するための構成です。
HDMI TX IP / HDMI RX IP
HDMI のプロトコルを管理します。
IP のライブラリは、暗号化されたファイルで提供されます。
IP をインスタンスする際の補助ファイル（Quartus® Prime の IP Catalog で言うところの *_inst.v/*_inst.vhd、*.cmp）は現在提供していないそうなので、ユーザーズ・マニュアルを見てポート接続部分を記述するか、あるいは HDMI IP と一緒に提供されるサンプル・プロジェクトのデザインを参考にコピペ＆編集してインスタンスを接続します。
トランシーバー PHY
FPGA に内蔵されたトランシーバー部分を採用するには、Quartus® Prime に標準搭載された無償で使用できる IP コア Transceiver Native PHY を使用します。
IP Catalog を使ってターゲット・デバイス向けの Transceiver Native PHY を選択し、ユーザーの仕様に合わせてレシーバ（RX）、トランスミッタ（TX）を個別あるいは共通にライブラリを作ります。
希望する帯域幅に合わせてパラメータを設定し完成させます。仮に FPGA 開発が初めてのユーザーさんでも、リファレンス・デザインが Quartus® Prime のプロジェクトごと提供されるので、そのデザインを参考に作れば簡単に構成できます。
CML/TMDS レベル・シフタ
Both TX and RX require CML - TDMS level conversion for data and clock signals. The HDMI main link uses the TMDS (Transition Minimized Differential Signaling) method, and cannot be directly connected to the I/O standards supported by Intel® FPGA transceiver PHY, so it is converted to CML (PCML) - TMDS and connected to the FPGA.
In this evaluation experiment, we used an HDMI daughter card (※) made by Macnica for the conversion section.
* Now on sale. For inquiries, please click here
5V/VCCIO レベル・シフタ
DDC ラインおよび Hot Plug Detect は 5V I/O で、近年の FPGA は 5V I/O を搭載していないために必要です。
評価ボード環境
今回使用した評価ボード環境は、以下のとおりです。
- Intel® Arria® 10 GX FPGA 開発キット（Macnica-Mouserにてご購入/ Intel® PSG サイト）
- Mpression HDMI 2.0 ドータ―カード
評価用リファレンス・デザイン
HDMI 2.0 IP は、 IP ライブラリだけでなく、IP 評価用の Quartus® Prime のリファレンス・デザインも提供しているので、デザインの評価や再構築、新規プロジェクトのテンプレートとしても活用でき、設計者の負担を軽減してくれます。
さらに、Arria® 10 向けのリファレンス・デザインにのみ、デバッグ用のパターン・ジェネレーター回路も構成されているため、簡単に動作評価を行うことができます。
Arria® 10 向け HDMI 2.0 IP のリファレンス・デザインは2種類の評価が可能です。
リファレンス・デザイン [評価 1]
4K メディアプレーヤーの出力映像を HDMI 2.0 IP で受信し、そのまま HDMI 2.0 IP から送信して 4K テレビに映像を表示
リファレンス・デザイン [評価 2]
Arria® 10 GX 内部に構成したパターン・ジェネレーターから生成した様々なテスト・パターンを送信用 HDMI 2.0 IP から 4K テレビに出力
リファレンス・デザインのブロック構成は下図のとおりです。
PLL は、その Transceiver Native PHY をドライブするためのクロック周波数の生成用として構成しています。このマクロも Quartus® Prime に標準搭載されているので無償で使用できます。こちらも IP Catalog を使って作り、Transceiver Native PHY 同様に、提供されるサンプル・プロジェクトを参考にして自分の仕様に応じた設定値にします。
もし解像度を 4K ⇔ フル HD ⇔ HDというように動的に切り替えられるようにする場合には、さらに トランシーバーおよび PLL のリコンフィギュレーション用デザイン を作成します。こちらも Transceiver Native PHY 同様に、提供されるサンプル・プロジェクトを参考に、仕様に適用させます。
実機で動作させてみた
リファレンス・デザインの実機評価を行うときには、Quartus® Prime に標準搭載された System Console（システム・コンソール）を使用します。
SOF ファイルのダウンロードや、表示させるテスト・パターンの解像度/タイプなどの制御も System Console 上から行います。
この System Console で行う評価スタイルは Arria® 10 限定に構築された環境で、 今回の目玉です！！
システム・コンソールとは？
システム・コンソールとは、FPGA でデザインを実動作させながらデバッグを迅速かつ効率的に行う上で役立つ、極めて柔軟性に優れたシステム・レベルのデバッグ・ツールです。
システム・コンソールでは、システム・レベルのリード/ライト・トランザクションを Qsys システムに送信できるため、問題の切り分け/特定に役立ちます。また、システム・クロックの確認やリセット状態のモニタを素早く簡単に行うこともできるため、ボード立ち上げの際にも役立ちます。さらに、ボタン、ダイヤル、グラフなどの GUI 機能を使用して独自のカスタム検証ツールやデモ・ツールを開発することにより、さまざまなシステム・レベル・トランザクションを表現して、データ処理をモニタリングすることも可能です。
詳細は、メーカーのホームページをご覧ください。
デモ [評価1]
まずは、4K メディアプレーヤーの出力映像を Arria® 10 GX の HDMI 2.0 RX/TX IP を経由して、そのまま 4K テレビに映像を表示させるデモ [評価1] です。
System Console を操作し、SOF ファイルを Arria® 10 GX にダウンロードします。
4K メディアプレーヤーから出力させる映像の解像度を選択し再生すると、4K テレビに指定した解像度の映像がきれいに映し出されました！
実は、4K メディアプレーヤーの解像度を指定（変更）するたびにその情報が System Console に送信され、System Console が自動的に Arria® 10 GX 内のトランシーバーのパラメータを変更してくれるため、ユーザーは何も手を煩わすことなく、4K テレビに指定した解像度の映像が映し出すことができる仕組みになっているんです。
デモ [評価2]
続いて、Arria® 10 GX 内部に構成したパターン・ジェネレーターから生成したカラーバー・パターンを HDMI 2.0 RX IP から 4K テレビに表示させるデモ [評価2] です。
パターン・ジェネレーターを GUI で制御してみます。
HDMI Pattern Generator タブ内の Video タブには、テレビに表示させる映像パターン情報がすでに組み込まれていて、Video Formats セクションにおいて、Video Format Select で 解像度（42パターン）、Color Depth Select で色深度（4パターン）、Color Select で色空間（4パターン）、Pattern Select で映像パターン（16パターン）が指定できます。
ユーザーはここを選択するだけで OK！
Waveform Timings セクションの V Sync、H Sync などの極性や期間、HDMI Settings セクションの Sink 機器にセットする内容などは、Video Formats セクションの選択項目に応じて自動で設定されます。なんて便利！
本当に簡単に表示させるテスト・パターンを変えることができ、素早い検証が行えます。
At the end
いかがでしたか？
この IP を使うと、本当に簡単に Arria® 10 GX で HDMI 2.0 のインターフェースが構築できました！
HDMI 2.0 IP は、TX と RX 別々に購入することができますので、用途に応じて使用することができます。是非ご検討ください。
Mpression の HDMI IP は、以下のアイテムが用意されています。
- HDMI IP ライブラリ（暗号化 VerilogHDL ファイル）
- HDMI IP シミュレーション・ファイル（ライブラリ、テストベンチ）
- リファレンス・デザイン用 Quartus® Prime プロジェクト一式・ユーザーズ・マニュアル（※）
- リファレンス・マニュアル（※）
- シミュレーション・マニュアル（※）
*The manual is of course in Japanese.
In addition, we will issue an evaluation license to users considering adoption.
In addition, our IP development team is located in Japan (Shin-Yokohama), so technical support is quick and easy! The staff speaks Japanese. That's why even after purchase, they provide "peace of mind support!" and respond to user requests as much as possible.
If you are interested in Macnica HDMI 2.0 IP or HDMI daughter card, please contact us below.
Click here for recommended articles/materials
I tried displaying 4K video on FPGA using Macnica HDMI IP
Mpression HDMI 2.0 IP