Narrow down by specifying conditions
現在1888件がヒットしています。check
This Quartus® Guide series is for users of the Intel® Quartus® Prime / Quartus® II development software.
See here for FPGA/CPLD development flow.
explanation
この資料は、FPGA / CPLD 開発の『3. 論理回路の設計』フェーズで参考になります。
Platform Designer（旧 Qsys）システム統合ツールの使い方を易しく紹介しています。
※ Qsys は v17.1 から Platform Designer へ名称変更されました。
Platform Designer システム統合ツールは、各コンポーネント（Intellectual Property (IP) ファンクションやサブシステム、ユーザ・ロジックなど）を接続するインタコネクト・ロジック（アドレス／データ・バスの接続やバス幅整合ロジック、アドレス・デコーダ・ロジック、アービトレーション・ロジックなど）を自動的に生成して、FPGA デザイン・プロセスの時間と労力を大幅に節約します。Platform Designer は FPGA に最適化されたネットワーク・オン・チップ（NoC）の新しい技術で開発されており 前世代ツールの SOPC Builder と比べて、性能の向上やデザインの再利用のしやすさ、そして検証の迅速化を実現しています。
Nios® II プロセッサ（以下、Nios® II）や FPGA デバイスに内蔵された ARM® コアを FPGA デザインに組み込む場合など最近では Platform Designer を使用することが多くあるため、本資料では簡単な使い方を説明します。
Document
「Quartus Prime ガイド - Qsys システム統合ツールの使い方 ver.16」（ツール・バージョン：Ver 16.0 向けドキュメント）
Click here for recommended articles/materials
Quartus® Prime 関連の記事や資料
IP 関連の記事や資料
Nios® II 関連の記事や資料
SoC FPGA 関連の記事や資料
インテル® FPGA の開発フロー／FPGA トップページ
Click here for recommended FAQ
Click here for recommended seminars/workshops
Quartus® Prime Introductory Trial Course <Free>
Nios® II Introductory Trial Course <Free>
SoC Startup Trial <Free>
Custom microcomputer design trial ~Experience embedded design using MAX® 10 FPGA! ~ <free>