Intel:非同期リセットを同期回路に使用する際、注意点はありますか?

はい、ございます。

デザイン中でステートマシンを組んでいる場合、非同期リセット信号がクロック・エッジの近傍でディアサートされる事でイリーガルステートになる可能性があります。

非同期セット/リセットでは、クロック・エッジの近傍において「リカバリー時間( Recovery time )」、「リムーバル時間 ( Removal time )」が定義されております。
これは、セットアップやホールド時間と同じように、非同期セット/リセットにおける変化してはいけない時間となります。
 ・Recovery : セットアップ・タイムに類似。有効クロック・エッジのどの位前か。
 ・Removal  : ホールド・タイムに類似。有効エッジのどの位後か。

リカバリー時間、リムーバル時間を考慮しないと、Reset解除のタイミングが各フリップ・フロップに対して同じにはならない恐れがあります。この場合、非同期リセットのタイミングを考慮頂くか、デザイン内部で同期処理対応して頂く必要があります。


同期設計に役立つ技術資料

同期設計に役立つタイミング制約の関連技術資料

その他 タイミング解析に関しての技術情報一覧はこちら

Experienced FAE
Free consultation is available.

From specific product specifications to parts selection, the Company FAE will answer your technical concerns free of charge. Please feel free to contact us.