カテゴリ：シミュレーション
ツール：Quartus® II、ModelSim®
デバイス：－


ModelSim は言語シミュレータであるので、回路図（BDF ファイル）を含んだデザインをそのままシミュレーションすることはできません。
Quartus II には、回路図（BDF ファイル）を言語（Verilog-HDL または VHDL）に変換する機能があります。
変換してから、シミュレーションする必要があります。

＜ファイル変換手順＞

1. Quartus II にて、変換対象の回路図を開く。
2. File メニュー ⇒ Create / Update ⇒ Create HDL Design File from Current File を選択。
3. 言語（Verilog-HDL または VHDL）を選択して OK をクリック。