MAX 10 デバイスで LVDS_RX を実現したいのですが、100 Ω の差動終端抵抗は FPGA に内蔵されていますか？ - 半導体事業

条件を指定して絞り込む

現在 4341 件がヒットしています。

MAX 10 デバイスで LVDS_RX を実現したいのですが、100 Ω の差動終端抵抗は FPGA に内蔵されていますか？

MAX

デバイス・ファミリー： MAX® 10
カテゴリー： I/O

MAX 10 デバイスでは、差動入力ピンにおいて FPGA 内部に 100 Ω の On-Chip Termination（チップ内終端）をサポートしていません。FPGA 外部で抵抗を用意する必要があります。

詳細は、下記の MAX 10 High-Speed LVDS I/O User Guide をご参照ください。

Figure 17. External Termination for LVDS, 1.8 V LVDS, Mini-LVDS, and RSDS I/O Standards

経験豊富なFAEが
無料でご相談を承ります。

特定製品の仕様からパーツの選定まで、当社のFAEが皆様のテクニカルなお悩みに無料で回答します。ぜひ、お気軽にご相談ください。

お問い合わせフォーム

サイト内検索