Intel:Questa*- Intel® FPGA Edition でシミュレーションすると、ポートや内部信号の一部が表示されません。
シミュレーション
カテゴリー:Tool
ツール:Questa* - Intel® FPGA Edition
デバイス:-
Questa* - Intel® FPGA Edition では信号の最適化が自動で行われるため、信号の一部が非表示になることがあります。
そのため、デザインのロード実行時に 最適化されたデザインのオブジェクトへの可視性を有効にするオプションを適用してください。
[GUI 操作で適用する]
以下のオプション (Apply full visibility to all modules) を適用してから、デザインのロードを実行してください。
[スクリプト実行で適用]
vsim コマンドに -voptargs=+acc オプションを追加で適用し、スクリプトを実行してください。