



リファレンス・マニュアル

Mpression Nitro Board

Revision 1.1

2014 / 8

目次

1. はじめにお読みください	3
1.1 重要事項	3
1.2 開発元	4
1.3 お問い合わせ先	4
1.4 免責、及び、ご利用上の注意	4
2. 安全上の注意	5
2.1 凡例	5
2.2 注意事項	5
3. 開封時にご確認ください	7
4. 当ボードの機能と特徴	8
4.1 主な特徴	8
4.2 製品仕様	8
4.3 ブロック図	9
4.4 ボード仕様	10
5. 当ボードのコンポーネント	12
5.1 Cyclone V GX FPGA	12
5.2 コンフィギュレーション、ステータス LED	12
5.3 クロック回路	14
5.4 汎用ユーザ入力/出力	15
5.5 メモリ	23
5.6 電源用コネクタ & スイッチ	29
5.7 冷却ファン用電源コネクタ	29
5.8 JTAG 10pin ヘッダ	30
6. 更新履歴	31

1. はじめにお読みください

1.1 重要事項

最初にお読みください:

- ・ 当製品のご使用前に必ずリファレンス・マニュアルをお読みください。
- ・ リファレンス・マニュアルは、必要なときに参照できるように保管してください。
- ・ ボードの構成を十分に理解したうえでボードを使用してください。

当製品の用途 :

- ・ 当製品は、アルテラ社のCyclone[®] V GX FPGAを使用するシステムの検証用ボードとしての使用を想定しています。当ボードを使用して、ソフトウェア、ハードウェアの検証を行うことができます。

当製品をご使用されると想定するお客様 :

- ・ 当製品は、リファレンス・マニュアルおよびGetting Startedを精読し、開発ボード及びFPGAの取扱いについて熟知している方の使用を想定しています。当製品を使用するには、FPGA、ロジック回路、および電子回路への基本的な知識が必要です。

当製品を使用する際の注意事項 :

- ・ 当製品は、お客様のプログラム開発および評価段階で使用するための評価用ボードです。お客様の設計されたプログラムの量産時においては、当ボードをお客様の装置に組み込んで使用することはできません。また、開発済みの回路については、必ず統合試験、評価、または実験などにより実使用の可否をご確認ください。
- ・ 当製品の使用から生ずる一切の結果について、株式会社マクニカ(以降マクニカ)は責任を持ちません。
- ・ マクニカは、潜在的に内包されるすべての危険性を評価予期しているわけではありません。したがって当ボードやリファレンス・マニュアル内の警告や注意は、すべての警告や注意を含んでいるわけではありません。それゆえ、当製品をご使用の際は、ユーザー様ご自身で製品を安全にご利用いただく必要があります。
- ・ すべてのUSBメモリやSDカード、および消耗品は保証外となります。
- ・ LANインタフェース接続用機器の接続については、保証外となります。
- ・ 製品の改造又は、お客様による製品の損傷時は、交換対応ができません。
- ・ 当製品は、鉛フリー製品を使用した製品です。
- ・ 当マニュアルに記載のある各ベンダの商標および登録済み商標の権利は、各ベンダに帰属します。

製品改善のポリシー :

- ・ マクニカは、製品のデザイン、パフォーマンスおよび安全性に関して製品を常に改善しつづけます。マクニカは、お客様に予告なく、いつでも製品のドキュメント、リファレンス・マニュアル、デザインおよび仕様の一部またはすべてを変更する権利を保有します。

製品の RMA について :

- ・ 製品の納品後、30日以内の初期不良に関しましては無償交換にて対応させていただきます。ただし、以下の場合は無償交換の対応ができませんのでご了承ください。
 - (1) 製品の誤使用または、通常使用環境ではない状況での製品の損傷
 - (2) 製品の改造または補修
 - (3) 火災、地震、製品の落下やその他アクシデントによる損傷

図および写真：

- ・ 図や写真は、お手元にある実際の製品とは異なる可能性があります。

1.2 開発元

株式会社マクニカ

〒222-8561 横浜市港北区新横浜 1-6-3

1.3 お問い合わせ先

ご購入いただいた販売代理店、もしくは下記 Web のお問い合わせフォームよりお問い合わせ下さい。

Mpression ブランド Web サイト内 お問い合わせページ:

<http://www.m-pression.com/ja/contact>

1.4 免責、及び、ご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
2. 本資料は予告なく変更することがあります。
3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、下記までご一報いただければ幸いです。

株式会社マクニカ

戦略技術本部 Mpression 推進部

〒222-8561 横浜市港北区新横浜 1-6-3

<http://www.m-pression.com>

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
5. 製品をご使用になる場合は、各デバイス・メーカーの最新資料もあわせてご利用ください。

2. 安全上の注意

ここには、お使いになる人や、他の人への危害、財産への損害を未然に防ぐための注意事項を記載していますので、必ずお守りください。

2.1 凡例

 危険	この表示は、取り扱いを誤った場合、「死亡または重傷を負う危険が切迫して生じることが想定される」内容です。
 警告	この表示は、取り扱いを誤った場合、「死亡または重傷を負う可能性が想定される」内容です。
 注意	この表示は、取り扱いを誤った場合、「傷害を負う可能性が想定される場合および物的損害のみの発生が想定される」内容です。

2.2 注意事項

 危険	AC アダプタが必要な場合、本マニュアルで指定された仕様に基づく AC アダプタ、もしくは同梱品を使用してください。 指定の仕様を満たさない AC アダプタを使用した場合は、キットの発熱、破裂、発火の原因となります。
 警告	強い衝撃を与えたり、投げつけたりしないでください。 発熱、破裂、発火や機器の故障、火災の原因となります。
	電子レンジなどの加熱調理機器や高圧容器に、本体や AC アダプタを入れないでください。本体や AC アダプタの発熱、破裂、発火、発煙、部品の破壊、変更などの原因となります。
	使用中の本体を布など熱のこもりやすいもので包んだりしないでください。 熱がこもり、発火、故障の原因となることがあります。
	本体を廃棄する時は、他の一般ゴミと一緒に捨てないで下さい。 火中に投じると破裂する恐れがあります。廃棄方法については、廃棄物に関する各種法律・法令・条例等に従ってください。
	電源コードを強く引っ張ったり、重いものを乗せたりしないでください。 電源コードを傷つけたり、破損したり、束ねたり、加工したりしないでください。 傷ついた部分から漏電して、火災・感電の原因となります。
	濡れた手で電源プラグを抜き差ししないでください。 感電による怪我や故障の原因となります。
	電源プラグはコンセントの奥までしっかりと差し込んでください。 しっかり差し込まないと、感電や発熱による火災の原因となります。
	タコ足配線を行ったり、AC アダプタの規格電圧以外の電源に接続したりしないでください。 故障や感電、発熱による火災の原因となります。

 <p>警告 (前項から継続)</p>	<p>電源プラグのほこりを定期的に拭き取り、コンセント周辺のたまったほこりを取り除いてください。 ほこりがたまったままで使用していると湿気などで、絶縁不良となり、火災の原因になります。 電源プラグやコンセント周辺のほこりは、乾いた布で拭き取ってください。</p>
	<p>当ボードにコップや花瓶など、水や液体が入った容器を置かないでください。 当ボードに水や液体が入ると、故障や感電の原因になります。水などをこぼした場合は、使用を中止し、電源を切って電源プラグを抜いてください。修理や技術的な相談は購入元へお問い合わせください。</p>
	<p>当ボードや付属品は子供の手の届かないところに保管してください。子供の手の届くところに保管すると、けがの原因になります。</p>
 <p>注意</p>	<p>ぐらついた台の上や傾いた場所等、不安定な場所には置かないでください。 落下して、けがや故障の原因になります。</p>
	<p>直射日光の強い場所や炎天下の車内など高温の場所で使用、放置しないでください。 発熱、破損、発火、暴走、変形、故障の原因になります。また、機器の一部が熱くなり、火傷の原因となる場合もあります。</p>
	<p>極端な高温、低温、また温度変化の激しい場所で使用しないで下さい。 故障の原因となります。周囲温度は5℃ ~ 35℃、湿度は0% ~ 85%の範囲でご使用ください。</p>
	<p>本体を組み込んだ装置の保守中は、電源を抜いて作業してください。 感電の危険性があります。</p>
	<p>ボードに無理な力がかかるような場所に置かないでください。 基板の変形により、基板の破損、部品の脱落、故障の原因となります。</p>
	<p>拡張ボードや他の周辺機器と一緒にお使いの場合には、それぞれ個別の取り扱い説明書をよく読んで適正にお使いください。 本マニュアルに記載されているもの、また別途動作を確認できていることを公表しているものの他は、特定の拡張ボードや周辺機器の相互動作は保証いたしかねます。</p>
	<p>当ボードを移動・接続するときは、電源スイッチを切ってください。 電源をいれたまま移動・接続すると、故障や感電の原因になります。</p>
	<p>ベンジンやシンナーなど化学薬品を含んだ雑巾で手入れしないでください。 当ボードが変質する可能性があります。科学雑巾を使用するときは、その注意書きに従ってください。</p>
	<p>当ボードを箱から取り出した際、機器本体に結露が発生した場合は、すぐに電源を入れないでください。 冷えた当ボードを暖かい部屋で箱から取り出すと、結露が発生することがあります。 結露があるまま電源を入れると、当ボードが破損したり、部品の寿命が短くなる場合があります。 当ボードを取り出したら室温になじませてください。結露が発生した場合は、水滴が蒸発してから設置や接続を行ってください。</p>
	<p>カスタマイズ可能と明示している部分以外の分解、解体、改変、改造、再生はしないでください。 本キットはカスタマイズが可能なキットですが、本マニュアルに指定された部分以外は基本動作に必要な部分に何らか外部の手が加わることで製品全体の動作保証が出来なくなります。本マニュアルに記載されているカスタマイズ可能部分以外のカスタマイズをご希望の場合には、はじめに必ず購入元にご相談ください。</p>

3. 開封時にご確認ください

梱包の開封時点でそれぞれ同梱されているか、破損など無いかを確認してください。
 梱包物が足りない場合や、外見上認識できる破損を発見した場合には、お届けより30日以内に弊社の担当営業までご連絡ください。

Nitro : 1 枚	
AC アダプタ (12V / 5.0A)	
ボード用 スペーサ 5 セット	
ヒートシンク:1 個	
お客様へのご案内	
当リファレンス・マニュアル	これらのファイルは、『お客様へのご案内』に記載されているURLよりダウンロードしてください。
当ボード回路図	
Nitro リファレンスデザイン	
Nitro Getting Started	

同梱のヒートシンクは、使用条件や環境により FPGA が高温になる場合に使用をご検討ください。
 取り付け方法は、同梱の「ASSEMBLE GUIDE」をご参照ください。
 一度取り付けると、シール型の熱伝導シートにより FPGA に固定されます。無理に取り外すとボードの破損や故障の原因となりますのでご注意ください。
 ヒートシンクには冷却ファンが付いています。冷却ファンの電源ケーブルは当ボードの J10 ピンに接続してください。詳細は 5.7 を参照してください。
 取り付けや取り外しによる破損や故障の責任は、弊社では負いかねますのでご注意ください。

4. 当ボードの機能と特徴

4.1 主な特徴

当ボードは、DDR3-600 x 32/x64 (ソフトメモリコントローラ制御)、HSMC x3 のインターフェースを有し基本的な回路評価が可能な開発ボードです。

当ボードは、アルテラ社 Cyclone V GX を主要な開発ターゲットとしています。アルテラ社 Cyclone V GX はギガビットトランシーバ、高速I/Oインターフェースを有するFPGAです。

3つのhigh-speed mezzanine card (HSMC) コネクタを有し、3rdパーティ製の拡張基板を接続することで様々な機能を追加することができます。

より詳細な情報や関連資料は、下記のリンク先にアクセスしてください。

- Cyclone V デバイス・ファミリの情報
[Documentation: Cyclone V Devices](#)
- HSMCの仕様
[High Speed Mezzanine Card \(HSMC\) Specification.](#)

4.2 製品仕様


表 1 に 当ボードの製品仕様を示します。

表 1 Nitro ボード製品仕様

製品仕様	ALTNITROC5GX
搭載 FPGA	5CGXFC9E6F31C7N
電源	DC12V 5A
外形寸法	180 x 125 mm
プリント基板	16 層 FR4
コンフィギュレーション	EPCQ256 (AS)
DDR-SDRAM	DDR3-300MHz,64bit x1(512 MB:128MBx4), 32bit x1(256MB:128MBx2)
クロック	高速トランシーバ用リファレンスクロック: ・100 MHz x2 (LVPECL) ・125 MHz (LVDS) ・148.5 MHz (LVDS) FPGA Fabric 用クロック ・50 MHz x2 (TTL) ・74.25 MHz (TTL) ・100 MHz (TTL)
JTAG コネクタ	DIP 10 ピンヘッダ 2.54 mm ピッチ
ステータス LED	5 個 (12V_Power ,nCONFIG, nSTATUS, CONF_DONE, INIT_DONE)
FPGA リコンフィグ Push SW	1 個 (FPGA_Reconfig)
汎用LED	4 個
汎用 Push SW	3 個
汎用 Dip SW	1 個 (2-bit 品)
Power SW	1 個

4.3 ブロック図

図 1 に当ボードのブロック図を示します。当ボードは Cyclone V GX FPGA の評価ボードという特性上、すべての機能が Cyclone V GX FPGA に集約されています。



4.4 ボード仕様

当ボードのレイアウトおよび主要部品に関して解説します。

図 2 に当ボードのレイアウトを示します。




図 2 当ボード レイアウト

表 2 当ボード主要部品

リファレンス番号	型	詳細
主要デバイス		
P1	FPGA	Cyclone V GX:5CGXFC9E6F31C7N 896-pin FPGA.
U1	コンフィギュレーション ROM	EPCQ256
コンフィギュレーション、ステータス LED		
J1	JTAG 10pin ヘッダ	JTAG チェーンへのアクセスポート。USB-Blaster ケーブルで接続。
SW1	FPGA_Reconfig	コンフィギュレーション・リセット。FPGA の nCONFIG ポートをドライブ。
D8	nCONFIG	消灯時、FPGA コンフィギュレーションのステータス異常。点灯時、ステータス異常なし。
D9	nSTATUS	点灯時 FPGA コンフィギュレーション完了。消灯時 FPGA コンフィギュレーション未完了。

前頁の続き		
リファレンス番号	型	詳細
D10	CONF_DONE	点灯時コンフィギュレーション動作可能。消灯時 FPGA コンフィギュレーションがリセット状態。
D11	INIT_DONE	点灯時コンフィギュレーションが終了し、ユーザモードで動作可能。
クロック回路		
U15	クロック・ジェネレータ ・148.5 MHz ・125 MHz ・74.25 MHz ・27 MHz	左欄に記載する、4 つの周波数を生成。
U16	クロック・ジェネレータ ・100 MHz	左欄に記載する周波数を生成。
U18	クロック・ジェネレータ ・100 MHz	左欄に記載する周波数を生成。
U8	クロック・ジェネレータ ・50 MHz	左欄に記載する周波数を生成。
U10	クロック・ジェネレータ ・50 MHz	左欄に記載する周波数を生成。
U12	クロック・ジェネレータ ・100 MHz	左欄に記載する周波数を生成。
J2/J3	外部クロック入力コネクタ	トランシーバブロックに供給されるクロックを SMA 経由で供給。
J4/J5	外部クロック入力コネクタ	トランシーバブロックに供給されるクロックを SMA 経由で供給。
S1	リファレンス・クロック・セレクタ・スイッチ	On-Board 上の クロックか SMA 経由のクロックかを切り替えるための DIP スイッチ。
汎用ユーザ入力/出力		
D4, D5, D6, D7	ユーザ LED	Low アクティブの 4 つのユーザ LED。
SW2, SW3, SW4	ユーザ・プッシュボタン	3 つのユーザ・プッシュボタン。押下時 FPGA に Low 入力。
S2	ユーザ DIP スイッチ	2 つのユーザ・DIP スイッチ。On 時 FPGA に Low 入力。
J6	HSMC	HSMC Port-A
J7	HSMC	HSMC Port-B
J8	HSMC	HSMC Port-C
J9	GPIO	GPIO Pin-Header
メモリ		
U2, U3, U4, U5	DDR3 SDRAM	DDR3 SDRAM 64-bit(16x4) Bottom
U6, U7	DDR3 SDRAM	DDR3 SDRAM 32-bit(16x2) Top
電源用コネクタ & スイッチ		
U21	DC 入力ジャック	12-V 直流電源を供給可能。
SW5	電源スイッチ	DC ジャックからの電源供給を On/Off するスイッチ。
冷却ファン用電源コネクタ		
J10	2pin ヘッダ	冷却ファンへの電源供給コネクタ

5. 当ボードのコンポーネント

この章では、FPGA 及び周辺に搭載されている各種コンポーネントについて解説します。

5.1 Cyclone V GX FPGA

当ボードはアルテラ社 28nm ローコスト FPGA Cyclone V GX を搭載しています。Cyclone V GX FPGA の仕様を表 3 に示します。

表 3 CGXFC9E6F31C7N のスペック表

Resource	Logic Elements(K)	ALM	Register	Memory (Kb)		Variable-precision DSP Block	18 x 18 Multiplier	PLL
				M10K	MLAB			
5CGXFC9E6F31C7N	301	113,560	454,240	12,200	1,717	342	684	8

5.2 コンフィギュレーション、ステータス LED

5.2.1 コンフィギュレーション

Nitro では、JTAG コンフィギュレーション及び、AS (Active Serial)コンフィギュレーションをサポートしており、AS 時のコンフィギュレーション ROM は、EPCQ256 になります。また、EPCQ256 に対してのプログラミングは、JTAG インターフェースを介して行います。




図 3 AS 及び JTAG 結線図

また、SW1 “FPGA_Reconfig”は FPGA の“nCONFIG”ピンに接続されており、本プッシュ・ボタンを押すことにより、再度 AS 経由でのコンフィギュレーションを行います。

5.2.2 ステータス LED

D8, D9, D10, D11 は FPGA の“nCONFIG”、“uSTATUS”、“CONF_DONE”、“INIT_DONE”に接続されており、全 LED 点灯で、コンフィギュレーションが正常に終了したことを示します。各種信号のシーケンスを図 4 に示します。




図 4 コンフィギュレーションのシーケンス

5.3 クロック回路

クロック系統について説明します。

5.3.1 クロック・ジェネレータと FPGA のピン配置

各種クロック・ジェネレータと FPGA のピン配置を図 5 に示します。“CLKIN_100M”は、クロック入力ピンの N チャネル側に接続されているため、FPGA 内部の PLL に接続することは出来ません。

“CLKIN_DDR3_50M_TOP”, “CLKIN_DDR3_50M_BOT”, “CLKIN_100M”, “CLKIN_74p25M”, “CLKIN_27M”は各クロック・ジェネレータより、1.8V TTL で出力されますが、FPGA 側では、1.5V LVTTTL に設定し各クロックを受信します。




図 5 各クロック・ジェネレータと FPGA のピン配置

5.3.2 クロック・セレクタ

S1 “CLK_SEL” の DIP スイッチを操作することにより、図 5 に示す、REFCLK0P/N、REFCLK2P/N に対する入力クロックソースを切り替えることができます。S1-1 が REFCLK0P/N、S1-2 が REFCLK2P/N を選択出来、それぞれ“OFF”でオン・ボード上の 100MHz、“ON”で SMA 入力の系に切り替わります。

5.4 汎用ユーザ入力/出力

Nitro の汎用ユーザ入力/出力インターフェースについて説明します。

5.4.1 ユーザ LED

ユーザ LED と FPGA のピン配置を表 4 に示します。



表 4 ユーザ LED と FPGA のピン配置

ボード・リファレンス	ボードシルク名	FPGA 側のピン配置	アクティブの極性
D4	FPGA_LED0_N	V11	L (L で点灯)
D5	FPGA_LED1_N	U11	L (L で点灯)
D6	FPGA_LED2_N	T11	L (L で点灯)
D7	FPGA_LED3_N	U12	L (L で点灯)

5.4.2 ユーザ・プッシュボタン

ユーザ・プッシュボタン と FPGA のピン配置を表 5 に示します。




表 5 ユーザ・プッシュボタンと FPGA のピン配置

ボード・リファレンス	ボードシルク名	FPGA 側のピン配置	アクティブの極性
SW2	FPGA_PB0	L18	L (ボタンを押下で L)
SW3	FPGA_PB1	F18	L (ボタンを押下で L)
SW4	FPGA_PB2	G17	L (ボタンを押下で L)

5.4.3 ユーザ DIP スイッチ

ユーザ・プッシュボタンと FPGA のピン配置を表 6 に示します。




表 6 ユーザ DIP スイッチと FPGA のピン配置

ボード・リファレンス	ボードシルク名	FPGA 側のピン配置	アクティブの極性
S2	1	FPGA_DIPSW AF15	L (ON で L)
	2	FPGA_DIPSW AF21	L (ON で L)

5.4.4 HSMC Port-A

HSMC Port-A (J6)とFPGA のピン配置を表 7 に示します。




表 7 ユーザ DIP スイッチと FPGA のピン配置

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
1			2		
3			4		
5			6		
7			8		
9			10		
11			12		
13			14		
15			16		
17	HSMA_TX3_P	PIN_Y4	18	HSMA_RX3_P	PIN_AA2
19	HSMA_TX3_N	PIN_Y3	20	HSMA_RX3_N	PIN_AA1
21	HSMA_TX2_P	PIN_AB4	22	HSMA_RX2_P	PIN_AC2
23	HSMA_TX2_N	PIN_AB3	24	HSMA_RX2_N	PIN_AC1
25	HSMA_TX1_P	PIN_AD4	26	HSMA_RX1_P	PIN_AE2
27	HSMA_TX1_N	PIN_AD3	28	HSMA_RX1_N	PIN_AE1
29	HSMA_TX0_P	PIN_AF4	30	HSMA_RX0_P	PIN_AG2
31	HSMA_TX0_N	PIN_AF3	32	HSMA_RX0_N	PIN_AG1
33	HSMA_SDA	PIN_AA11	34	HSMA_SCL	PIN_Y11
35			36		
37			38		
39	HSMA_CLK_OUT0	PIN_Y10	40	HSMA_CLK_IN0	PIN_Y15
41	HSMA_D0	PIN_AA8	42	HSMA_D1	PIN_AA9
43	HSMA_D2	PIN_W24	44	HSMA_D3	PIN_AA10
45	hsma_3p3v		46	12v	
47	HSMA_TX_D0_P	PIN_K10	48	HSMA_RX_D0_P	PIN_R12
49	HSMA_TX_D0_N	PIN_J10	50	HSMA_RX_D0_N	PIN_R11
51	hsma_3p3v		52	12v	
53	HSMA_TX_D1_P	PIN_J9	54	HSMA_RX_D1_P	PIN_P10
55	HSMA_TX_D1_N	PIN_H9	56	HSMA_RX_D1_N	PIN_N11
57	hsma_3p3v		58	12v	
59	HSMA_TX_D2_P	PIN_G8	60	HSMA_RX_D2_P	PIN_P12
61	HSMA_TX_D2_N	PIN_G7	62	HSMA_RX_D2_N	PIN_N12
63	hsma_3p3v		64	12v	
65	HSMA_TX_D3_P	PIN_J7	66	HSMA_RX_D3_P	PIN_N10
67	HSMA_TX_D3_N	PIN_H7	68	HSMA_RX_D3_N	PIN_N9
69	hsma_3p3v		70	12v	
71	HSMA_TX_D4_P	PIN_G6	72	HSMA_RX_D4_P	PIN_M9
73	HSMA_TX_D4_N	PIN_F6	74	HSMA_RX_D4_N	PIN_M8
75	hsma_3p3v		76	12v	
77	HSMA_TX_D5_P	PIN_F13	78	HSMA_RX_D5_P	PIN_M12

前頁の続き

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
79	HSMA_TX_D5_N	PIN_E13	80	HSMA_RX_D5_N	PIN_M11
81	hsma_3p3v		82	12v	
83	HSMA_TX_D6_P	PIN_C7	84	HSMA_RX_D6_P	PIN_L10
85	HSMA_TX_D6_N	PIN_C6	86	HSMA_RX_D6_N	PIN_L9
87	hsma_3p3v		88	12v	
89	HSMA_TX_D7_P	PIN_A10	90	HSMA_RX_D7_P	PIN_L11
91	HSMA_TX_D7_N	PIN_A9	92	HSMA_RX_D7_N	PIN_K11
93	hsma_3p3v		94	12v	
95	HSMA_CLK_OUT1_P	PIN_L13	96	HSMA_CLK_IN1_P	PIN_L14
97	HSMA_CLK_OUT1_N	PIN_K15	98	HSMA_CLK_IN1_N	PIN_L13
99	hsma_3p3v		100	12v	
101	HSMA_TX_D8_P	PIN_G9	102	HSMA_RX_D8_P	PIN_K12
103	HSMA_TX_D8_N	PIN_F8	104	HSMA_RX_D8_N	PIN_J12
105	hsma_3p3v		106	12v	
107	HSMA_TX_D9_P	PIN_E7	108	HSMA_RX_D9_P	PIN_J14
109	HSMA_TX_D9_N	PIN_E6	110	HSMA_RX_D9_N	PIN_H14
111	hsma_3p3v		112	12v	
113	HSMA_TX_D10_P	PIN_E8	114	HSMA_RX_D10_P	PIN_H12
115	HSMA_TX_D10_N	PIN_D8	116	HSMA_RX_D10_N	PIN_G12
117	hsma_3p3v		118	12v	
119	HSMA_TX_D11_P	PIN_D9	120	HSMA_RX_D11_P	PIN_J15
121	HSMA_TX_D11_N	PIN_C10	122	HSMA_RX_D11_N	PIN_H15
123	hsma_3p3v		124	12v	
125	HSMA_TX_D12_P	PIN_A5	126	HSMA_RX_D12_P	PIN_G14
127	HSMA_TX_D12_N	PIN_A2	128	HSMA_RX_D12_N	PIN_F14
129	hsma_3p3v		130	12v	
131	HSMA_TX_D13_P	PIN_A3	132	HSMA_RX_D13_P	PIN_E11
133	HSMA_TX_D13_N	PIN_A4	134	HSMA_RX_D13_N	PIN_D10
135	hsma_3p3v		136	12v	
137	HSMA_TX_D14_P	PIN_B6	138	HSMA_RX_D14_P	PIN_E12
139	HSMA_TX_D14_N	PIN_A6	140	HSMA_RX_D14_N	PIN_D13
141	hsma_3p3v		142	12v	
143	HSMA_TX_D15_P	PIN_B7	144	HSMA_RX_D15_P	PIN_F15
145	HSMA_TX_D15_N	PIN_A8	146	HSMA_RX_D15_N	PIN_E15
147	hsma_3p3v		148	12v	
149	HSMA_TX_D16_P	PIN_C9	150	HSMA_RX_D16_P	PIN_F16
151	HSMA_TX_D16_N	PIN_B8	152	HSMA_RX_D16_N	PIN_E16
153	hsma_3p3v		154	12v	
155	HSMA_CLK_OUT2_P	PIN_E10	156	HSMA_CLK_IN2_P	PIN_L15
157	HSMA_CLK_OUT2_N	PIN_A11	158	HSMA_CLK_IN2_N	PIN_K15
159	hsma_3p3v		160	HSMA PSNTn	

5.4.5 HSMC Port-B

HSMC Port-B (J7) と FPGA のピン配置を表 8 に示します。




表 8 HSMC Port-B と FPGA のピン配置

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
1			2		
3			4		
5			6		
7			8		
9			10		
11			12		
13			14		
15			16		
17	HSMB_TX3_P	PIN_H4	18	HSMB_RX3_P	PIN_J2
19	HSMB_TX3_N	PIN_H3	20	HSMB_RX3_N	PIN_J1
21	HSMB_TX2_P	PIN_K4	22	HSMB_RX2_P	PIN_L2
23	HSMB_TX2_N	PIN_K3	24	HSMB_RX2_N	PIN_L1
25	HSMB_TX1_P	PIN_M4	26	HSMB_RX1_P	PIN_N2
27	HSMB_TX1_N	PIN_M3	28	HSMB_RX1_N	PIN_N1
29	HSMB_TX0_P	PIN_P4	30	HSMB_RX0_P	PIN_R2
31	HSMB_TX0_N	PIN_P3	32	HSMB_RX0_N	PIN_R1
33	HSMB_SDA	PIN_U9	34	HSMB_SCL	PIN_T10
35			36		
37			38		
39	HSMB_CLK_OUT0	PIN_V9	40	HSMB_CLK_IN0	PIN_AB16
41	HSMB_D0	PIN_U8	42	HSMB_D1	PIN_T9
43	HSMB_D2	PIN_Y23	44	HSMB_D3	PIN_R10
45	HSMB_3p3v		46	12v	
47	HSMB_TX_D0_P	PIN_B28	48	HSMB_RX_D0_P	PIN_N21
49	HSMB_TX_D0_N	PIN_A29	50	HSMB_RX_D0_N	PIN_M22
51	HSMB_3p3v		52	12v	
53	HSMB_TX_D1_P	PIN_D30	54	HSMB_RX_D1_P	PIN_N22
55	HSMB_TX_D1_N	PIN_C30	56	HSMB_RX_D1_N	PIN_M23
57	HSMB_3p3v		58	12v	
59	HSMB_TX_D2_P	PIN_E27	60	HSMB_RX_D2_P	PIN_L25
61	HSMB_TX_D2_N	PIN_D27	62	HSMB_RX_D2_N	PIN_L26
63	HSMB_3p3v		64	12v	
65	HSMB_TX_D3_P	PIN_D28	66	HSMB_RX_D3_P	PIN_N24
67	HSMB_TX_D3_N	PIN_D29	68	HSMB_RX_D3_N	PIN_N25
69	HSMB_3p3v		70	12v	
71	HSMB_TX_D4_P	PIN_F30	72	HSMB_RX_D4_P	PIN_N26
73	HSMB_TX_D4_N	PIN_E30	74	HSMB_RX_D4_N	PIN_N27
75	HSMB_3p3v		76	12v	
77	HSMB_TX_D5_P	PIN_F28	78	HSMB_RX_D5_P	PIN_J22
79	HSMB_TX_D5_N	PIN_E28	80	HSMB_RX_D5_N	PIN_J23

前頁の続き

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
81	HSMB_3p3v		82	12v	
83	HSMB_TX_D6_P	PIN_G29	84	HSMB_RX_D6_P	PIN_K21
85	HSMB_TX_D6_N	PIN_F29	86	HSMB_RX_D6_N	PIN_K22
87	HSMB_3p3v		88	12v	
89	HSMB_TX_D7_P	PIN_G27	90	HSMB_RX_D7_P	PIN_H25
91	HSMB_TX_D7_N	PIN_G28	92	HSMB_RX_D7_N	PIN_H26
93	HSMB_3p3v		94	12v	
95	HSMB_CLK_OUT1_P	PIN_H29	96	HSMB_CLK_IN1_P	PIN_P22
97	HSMB_CLK_OUT1_N	PIN_H30	98	HSMB_CLK_IN1_N	PIN_P23
99	HSMB_3p3v		100	12v	
101	HSMB_TX_D8_P	PIN_H27	102	HSMB_RX_D8_P	PIN_L23
103	HSMB_TX_D8_N	PIN_G26	104	HSMB_RX_D8_N	PIN_L24
105	HSMB_3p3v		106	12v	
107	HSMB_TX_D9_P	PIN_K30	108	HSMB_RX_D9_P	PIN_K27
109	HSMB_TX_D9_N	PIN_J30	110	HSMB_RX_D9_N	PIN_J27
111	HSMB_3p3v		112	12v	
113	HSMB_TX_D10_P	PIN_J28	114	HSMB_RX_D10_P	PIN_M21
115	HSMB_TX_D10_N	PIN_J29	116	HSMB_RX_D10_N	PIN_L21
117	HSMB_3p3v		118	12v	
119	HSMB_TX_D11_P	PIN_H24	120	HSMB_RX_D11_P	PIN_P29
121	HSMB_TX_D11_N	PIN_J25	122	HSMB_RX_D11_N	PIN_P30
123	HSMB_3p3v		124	12v	
125	HSMB_TX_D12_P	PIN_K25	126	HSMB_RX_D12_P	PIN_P25
127	HSMB_TX_D12_N	PIN_K26	128	HSMB_RX_D12_N	PIN_R25
129	HSMB_3p3v		130	12v	
131	HSMB_TX_D13_P	PIN_L29	132	HSMB_RX_D13_P	PIN_P20
133	HSMB_TX_D13_N	PIN_L30	134	HSMB_RX_D13_N	PIN_N20
135	HSMB_3p3v		136	12v	
137	HSMB_TX_D14_P	PIN_L28	138	HSMB_RX_D14_P	PIN_R27
139	HSMB_TX_D14_N	PIN_K28	140	HSMB_RX_D14_N	PIN_R28
141	HSMB_3p3v		142	12v	
143	HSMB_TX_D15_P	PIN_M27	144	HSMB_RX_D15_P	PIN_R21
145	HSMB_TX_D15_N	PIN_M28	146	HSMB_RX_D15_N	PIN_R22
147	HSMB_3p3v		148	12v	
149	HSMB_TX_D16_P	PIN_P28	150	HSMB_RX_D16_P	PIN_R20
151	HSMB_TX_D16_N	PIN_N29	152	HSMB_RX_D16_N	PIN_T21
153	HSMB_3p3v		154	12v	
155	HSMB_CLK_OUT2_P	PIN_M29	156	HSMB_CLK_IN2_P	PIN_T23
157	HSMB_CLK_OUT2_N	PIN_N30	158	HSMB_CLK_IN2_N	PIN_R23
159	HSMB_3p3v		160	HSMB PSNT _n	

5.4.6 HSMC Port-C

HSMC Port-C (J8) と FPGA のピン配置を表 9 に示します。





表 9 HSMC Port-C と FPGA のピン配置

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
1			2		
3			4		
5			6		
7			8		
9			10		
11			12		
13			14		
15			16		
17			18		
19			20		
21			22		
23			24		
25			26		
27			28		
29			30		
31			32		
33	HSMC_SDA	PIN_R30	34	HSMC_SCL	PIN_T30
35			36		
37			38		
39	HSMC_CLK_OUT0	PIN_U29	40	HSMC_CLK_IN0	PIN_AC15
41	HSMC_D0	PIN_T29	42	HSMC_D1	PIN_T28
43	HSMC_D2	PIN_R26	44	HSMC_D3	PIN_T25
45	HSMC_3p3v		46	12v	
47	HSMC_D4	PIN_U28	48	HSMC_D5	PIN_U27
49	HSMC_D6	PIN_U26	50	HSMC_D7	PIN_V29
51	HSMC_3p3v		52	12v	
53	HSMC_D8	PIN_V27	54	HSMC_D9	PIN_V26
55	HSMC_D10	PIN_V25	56	HSMC_D11	PIN_V24
57	HSMC_3p3v		58	12v	
59	HSMC_D12	PIN_W30	60	HSMC_D13	PIN_W29
61	HSMC_D14	PIN_W28	62	HSMC_D15	PIN_W27
63	HSMC_3p3v		64	12v	
65	HSMC_D16	PIN_Y30	66	HSMC_D17	PIN_Y28
67	HSMC_D18	PIN_Y27	68	HSMC_D19	PIN_Y26
69	HSMC_3p3v		70	12v	
71	HSMC_D20	PIN_Y25	72	HSMC_D21	PIN_Y22
73	HSMC_D22	PIN_AA30	74	HSMC_D23	PIN_AA29
75	HSMC_3p3v		76	12v	
77	HSMC_D24	PIN_AA28	78	HSMC_D25	PIN_AA25
79	HSMC_D26	PIN_AA24	80	HSMC_D27	PIN_AA23

前頁の続き

HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM	HSMC PIN	HSMC SIGNAL NAME	FPGA'S PIN NUM
81	HSMC_3p3v		82	12v	
83	HSMC_D28	PIN_AB29	84	HSMC_D29	PIN_AB28
85	HSMC_D30	PIN_AB27	86	HSMC_D31	PIN_AB26
87	HSMC_3p3v		88	12v	
89	HSMC_D32	PIN_AC30	90	HSMC_D33	PIN_AC29
91	HSMC_D34	PIN_AC27	92	HSMC_D35	PIN_AC26
93	HSMC_3p3v		94	12v	
95	HSMC_D36	PIN_AE30	96	HSMC_D37	PIN_U23
97	HSMC_D38	PIN_AD30	98	HSMC_D39	PIN_T24
99	HSMC_3p3v		100	12v	
101	HSMC_D40	PIN_AC24	102	HSMC_D41	PIN_AD29
103	HSMC_D42	PIN_AD28	104	HSMC_D43	PIN_AD27
105	HSMC_3p3v		106	12v	
107	HSMC_D44	PIN_AD24	108	HSMC_D45	PIN_AD23
109	HSMC_D46	PIN_AE28	110	HSMC_D47	PIN_AE27
111	HSMC_3p3v		112	12v	
113	HSMC_D48	PIN_AE26	114	HSMC_D49	PIN_AE25
115	HSMC_D50	PIN_AF30	116	HSMC_D51	PIN_AF29
117	HSMC_3p3v		118	12v	
119	HSMC_D52	PIN_AF28	120	HSMC_D53	PIN_AF26
121	HSMC_D54	PIN_AF25	122	HSMC_D55	PIN_AG29
123	HSMC_3p3v		124	12v	
125	HSMC_D56	PIN_AG28	126	HSMC_D57	PIN_AG27
127	HSMC_D58	PIN_AH30	128	HSMC_D59	PIN_AH29
129	HSMC_3p3v		130	12v	
131	HSMC_D60	PIN_AH27	132	HSMC_D61	PIN_AJ30
133	HSMC_D62	PIN_AG8	134	HSMC_D63	PIN_AF8
135	HSMC_3p3v		136	12v	
137	HSMC_D64	PIN_AH7	138	HSMC_D65	PIN_AG7
139	HSMC_D66	PIN_AF7	140	HSMC_D67	PIN_AH6
141	HSMC_3p3v		142	12v	
143	HSMC_D68	PIN_AG6	144	HSMC_D69	PIN_AF6
145	HSMC_D70	PIN_AH5	146	HSMC_D71	PIN_AH4
147	HSMC_3p3v		148	12v	
149	HSMC_D72	PIN_AD9	150	HSMC_D73	PIN_AC9
151	HSMC_D74	PIN_AB9	152	HSMC_D75	PIN_AB8
153	HSMC_3p3v		154	12v	
155	HSMC_D76	PIN_AJ28	156	HSMC_D77	PIN_U21
157	HSMC_D78	PIN_AJ29	158	HSMC_D79	PIN_U22
159	HSMC_3p3v		160	HSMC PSNTn	

5.4.7 GPIO



GPIO(J9) と FPGA のピン配置を表 10 に示します。

表 10 GPIO と FPGA のピン配置

GPIO	FPGA'S PIN NUM
1	PIN_V21
2	PIN_V22
3	PIN_AE23
4	PIN_Y21
5	PIN_AF24
6	PIN_AA26

5.5 メモリ

この章では、Nitro のメモリインターフェースについて記載しています。Nitro には下記のメモリが搭載されています。

- DDR3-600 Mbps 32-bit
- DDR3-600 Mbps 64-bit

また、上記二系統のメモリ構成は、図 6 に示す通り、Top バンクと Bottom バンクに分かれています。





図 6 DDR3 の構成

5.5.1 DDR3 32-bit Top バンク




DDR3 32-bit (U6,U7) と FPGA のピン配置を表 11 に示します。

表 11 DDR3 32-bit と FPGA のピン配置

信号名	SDRAM U6	SDRAM U7	FPGA'S PIN NUM
DDR3_x32_ADDR0	N3	N3	PIN_D19
DDR3_x32_ADDR1	P7	P7	PIN_A21
DDR3_x32_ADDR2	P3	P3	PIN_A23
DDR3_x32_ADDR3	N2	N2	PIN_D14
DDR3_x32_ADDR4	P8	P8	PIN_D18
DDR3_x32_ADDR5	P2	P2	PIN_A15
DDR3_x32_ADDR6	R8	R8	PIN_B27
DDR3_x32_ADDR7	R2	R2	PIN_B13
DDR3_x32_ADDR8	T8	T8	PIN_E18
DDR3_x32_ADDR9	R3	R3	PIN_E20
DDR3_x32_ADDR10	L7	L7	PIN_C24
DDR3_x32_ADDR11	R7	R7	PIN_E23
DDR3_x32_ADDR12	N7	N7	PIN_A20
DDR3_x32_BA0	M2	M2	PIN_F20
DDR3_x32_BA1	N8	N8	PIN_H21
DDR3_x32_BA2	M3	M3	PIN_A26
DDR3_x32_CLK_P	J7	J7	PIN_B22
DDR3_x32_CLK_N	K7	K7	PIN_B21
DDR3_x32_CKE	K7	K7	PIN_A24
DDR3_x32_CS_N	L2	L2	PIN_E22
DDR3_x32_DM0	E7		PIN_E21
DDR3_x32_DM1	D3		PIN_C19
DDR3_x32_DM2		E7	PIN_G18
DDR3_x32_DM3		D3	PIN_E17
DDR3_x32_RAS_N	J3	J3	PIN_B23
DDR3_x32_CAS_N	K3	K3	PIN_D20
DDR3_x32_WE_N	L3	L3	PIN_K18
DDR3_x32_RESET_N	T2	T2	PIN_F19
DDR3_x32_ODT	K1		PIN_B24
DDR3_x32_DQ0	E3		PIN_E25
DDR3_x32_DQ1	F7		PIN_A28
DDR3_x32_DQ2	F2		PIN_G22
DDR3_x32_DQ3	F8		PIN_B26
DDR3_x32_DQ4	H3		PIN_C27
DDR3_x32_DQ5	H8		PIN_C26
DDR3_x32_DQ6	G2		PIN_G23
DDR3_x32_DQ7	H7		PIN_E26
DDR3_x32_DQ8	D7		PIN_A25
DDR3_x32_DQ9	C3		PIN_C20
DDR3_x32_DQ10	C8		PIN_C22
DDR3_x32_DQ11	C2		PIN_C25
DDR3_x32_DQ12	A7		PIN_C21

前頁の続き			
信号名	SDRAM U6	SDRAM U7	FPGA'S PIN NUM
DDR3_x32_DQ13	A2		PIN_D22
DDR3_x32_DQ14	B8		PIN_D23
DDR3_x32_DQ15	A3		PIN_D25
DDR3_x32_DQ16		E3	PIN_A18
DDR3_x32_DQ17		F7	PIN_B19
DDR3_x32_DQ18		F2	PIN_B18
DDR3_x32_DQ19		F8	PIN_B17
DDR3_x32_DQ20		H3	PIN_A16
DDR3_x32_DQ21		H8	PIN_C14
DDR3_x32_DQ22		G2	PIN_C17
DDR3_x32_DQ23		H7	PIN_A19
DDR3_x32_DQ24		D7	PIN_C11
DDR3_x32_DQ25		C3	PIN_D17
DDR3_x32_DQ26		C8	PIN_B14
DDR3_x32_DQ27		C2	PIN_C12
DDR3_x32_DQ28		A7	PIN_C16
DDR3_x32_DQ29		A2	PIN_A14
DDR3_x32_DQ30		B8	PIN_A13
DDR3_x32_DQ31		A3	PIN_D12
DDR3_x32_DQS0_P	F3		PIN_L20
DDR3_x32_DQS1_P	C7		PIN_K20
DDR3_x32_DQS2_P		F3	PIN_K16
DDR3_x32_DQS3_P		C7	PIN_K17
DDR3_x32_DQS0_N	G3		PIN_L19
DDR3_x32_DQS1_N	B7		PIN_J19
DDR3_x32_DQS2_N		G3	PIN_L16
DDR3_x32_DQS3_N		B7	PIN_J17
OCT_RZQIN			PIN_B12

5.5.2 DDR3 64-bit Bottom バンク



DDR3 64-bit (U2, U3, U4, U5)とFPGA のピン配置を表 12 に示します。

表 12 DDR3 32-bit と FPGA のピン配置

信号名	SDRAM U2	SDRAM U3	SDRAM U4	SDRAM U5	FPGA'S PIN NUM
DDR3_x64_ADDR0	N3	N3	N3	N3	PIN_AA18
DDR3_x64_ADDR1	P7	P7	P7	P7	PIN_AK20
DDR3_x64_ADDR2	P3	P3	P3	P3	PIN_AK10
DDR3_x64_ADDR3	N2	N2	N2	N2	PIN_AJ10
DDR3_x64_ADDR4	P8	P8	P8	P8	PIN_AJ24
DDR3_x64_ADDR5	P2	P2	P2	P2	PIN_AK6
DDR3_x64_ADDR6	R8	R8	R8	R8	PIN_AJ25
DDR3_x64_ADDR7	R2	R2	R2	R2	PIN_AJ1
DDR3_x64_ADDR8	T8	T8	T8	T8	PIN_AH17
DDR3_x64_ADDR9	R3	R3	R3	R3	PIN_AJ9
DDR3_x64_ADDR10	L7	L7	L7	L7	PIN_AA19
DDR3_x64_ADDR11	R7	R7	R7	R7	PIN_AF19
DDR3_x64_ADDR12	N7	N7	N7	N7	PIN_AF10
DDR3_x64_BA0	M2	M2	M2	M2	PIN_AG11
DDR3_x64_BA1	N8	N8	N8	N8	PIN_AK28
DDR3_x64_BA2	M3	M3	M3	M3	PIN_AG16
DDR3_x64_CLK0_P	J7	J7			PIN_AB12
DDR3_x64_CLK0_N	K7	K7			PIN_AB13
DDR3_x64_CLK1_P			J7	J7	PIN_AB22
DDR3_x64_CLK1_N			K7	K7	PIN_AC22
DDR3_x64_CKE	K7	K7	K7	K7	PIN_AJ17
DDR3_x64_CS_N	L2	L2	L2	L2	PIN_AK21
DDR3_x64_DM0	E7				PIN_AD13
DDR3_x64_DM1	D3				PIN_AF11
DDR3_x64_DM2		E7			PIN_AG13

前頁の続き					
信号名	SDRAM U2	SDRAM U3	SDRAM U4	SDRAM U5	FPGA'S PIN NUM
DDR3_x64_DM3		D3			PIN_AE16
DDR3_x64_DM4			E7		PIN_AF16
DDR3_x64_DM5			D3		PIN_AE18
DDR3_x64_DM6				E7	PIN_AE20
DDR3_x64_DM7				D3	PIN_AF20
DDR3_x64_RAS_N	J3	J3	J3	J3	PIN_AE13
DDR3_x64_CAS_N	K3	K3	K3	K3	PIN_AH14
DDR3_x64_WE_N	L3	L3	L3	L3	PIN_AJ7
DDR3_x64_RESET_N	T2	T2	T2	T2	PIN_AG19
DDR3_x64_ODT	K1	K1	K1	K1	PIN_AG26
DDR3_x64_DQ0	E3				PIN_AJ2
DDR3_x64_DQ1	F7				PIN_AK3
DDR3_x64_DQ2	F2				PIN_AJ3
DDR3_x64_DQ3	F8				PIN_AJ4
DDR3_x64_DQ4	H3				PIN_AJ5
DDR3_x64_DQ5	H8				PIN_AE10
DDR3_x64_DQ6	G2				PIN_AE12
DDR3_x64_DQ7	H7				PIN_AD12
DDR3_x64_DQ8	D7				PIN_AK5
DDR3_x64_DQ9	C3				PIN_AK7
DDR3_x64_DQ10	C8				PIN_AK8
DDR3_x64_DQ11	C2				PIN_AJ8
DDR3_x64_DQ12	A7				PIN_AG9
DDR3_x64_DQ13	A2				PIN_AF9
DDR3_x64_DQ14	B8				PIN_AG12
DDR3_x64_DQ15	A3				PIN_AF13
DDR3_x64_DQ16		E3			PIN_AH9
DDR3_x64_DQ17		F7			PIN_AH10
DDR3_x64_DQ18		F2			PIN_AK11
DDR3_x64_DQ19		F8			PIN_AH11
DDR3_x64_DQ20		H3			PIN_AK12
DDR3_x64_DQ21		H8			PIN_AJ12
DDR3_x64_DQ22		G2			PIN_AH12
DDR3_x64_DQ23		H7			PIN_AG14
DDR3_x64_DQ24		D7			PIN_AJ14
DDR3_x64_DQ25		C3			PIN_AF14
DDR3_x64_DQ26		C8			PIN_AK15
DDR3_x64_DQ27		C2			PIN_AJ15
DDR3_x64_DQ28		A7			PIN_AH15
DDR3_x64_DQ29		A2			PIN_AE15
DDR3_x64_DQ30		B8			PIN_AE17
DDR3_x64_DQ31		A3			PIN_AD17
DDR3_x64_DQ32			E3		PIN_AK16
DDR3_x64_DQ33			F7		PIN_AK17
DDR3_x64_DQ34			F2		PIN_AG17
DDR3_x64_DQ35			F8		PIN_AK18

前頁の続き					
信号名	SDRAM U2	SDRAM U3	SDRAM U4	SDRAM U5	FPGA'S PIN NUM
DDR3_x64_DQ36			H3		PIN_AJ18
DDR3_x64_DQ37			H8		PIN_AJ19
DDR3_x64_DQ38			G2		PIN_AH19
DDR3_x64_DQ39			H7		PIN_AH20
DDR3_x64_DQ40			D7		PIN_AF18
DDR3_x64_DQ41			C3		PIN_AD18
DDR3_x64_DQ42			C8		PIN_AJ20
DDR3_x64_DQ43			C2		PIN_AH21
DDR3_x64_DQ44			A7		PIN_AK22
DDR3_x64_DQ45			A2		PIN_AJ22
DDR3_x64_DQ46			B8		PIN_AJ23
DDR3_x64_DQ47			A3		PIN_AK23
DDR3_x64_DQ48				E3	PIN_AG18
DDR3_x64_DQ49				F7	PIN_AD19
DDR3_x64_DQ50				F2	PIN_AG24
DDR3_x64_DQ51				F8	PIN_AH24
DDR3_x64_DQ52				H3	PIN_AH25
DDR3_x64_DQ53				H8	PIN_AK25
DDR3_x64_DQ54				G2	PIN_AK26
DDR3_x64_DQ55				H7	PIN_AJ27
DDR3_x64_DQ56				D7	PIN_AG21
DDR3_x64_DQ57				C3	PIN_AE22
DDR3_x64_DQ58				C8	PIN_AH22
DDR3_x64_DQ59				C2	PIN_AG22
DDR3_x64_DQ60				A7	PIN_AF23
DDR3_x64_DQ61				A2	PIN_AG23
DDR3_x64_DQ62				B8	PIN_AH26
DDR3_x64_DQ63				A3	PIN_AK27
DDR3_x64_DQS0_P	F3				PIN_V12
DDR3_x64_DQS1_P	C7				PIN_Y12
DDR3_x64_DQS2_P		F3			PIN_Y13
DDR3_x64_DQS3_P		C7			PIN_Y16
DDR3_x64_DQS4_P			F3		PIN_Y17
DDR3_x64_DQS5_P			C7		PIN_Y20
DDR3_x64_DQS6_P				F3	PIN_AB19
DDR3_x64_DQS7_P				C7	PIN_AC21
DDR3_x64_DQS0_N	G3				PIN_W12
DDR3_x64_DQS1_N	B7				PIN_AA13
DDR3_x64_DQS2_N		G3			PIN_AA14
DDR3_x64_DQS3_N		B7			PIN_AA16
DDR3_x64_DQS4_N			G3		PIN_Y18
DDR3_x64_DQS5_N			B7		PIN_AA20
DDR3_x64_DQS6_N				G3	PIN_AC19
DDR3_x64_DQS7_N				B7	PIN_AD20
OCT_RZQIN					PIN_AK13


5.6 電源用コネクタ & スイッチ

Nitro 標準付属品の電源供給用 AC アダプタは、直流 12V です。基板に入力できる最大電圧は 12V で、基板搭載の電源回路にてさまざまな電圧に変換され各コンポーネントと HSMC、テストピンヘッダに供給されています。

 危険	<p>同梱された AC アダプタをご使用ください。 このマニュアルに記載されている仕様を満たさない AC アダプタを使用した場合は、発熱、発火、爆発の危険性があります。</p>
---	--

電源用 DC-Jack 及びスライドスイッチのピン配置を表 13 に示します。


表 13 スライドスイッチのピン配置



ボード・リファレンス		ボードシルク名	極性
U21		DC_JACK	センタープラスの +12V 入力
SW5	1	POWER_SW	"3" ピン側にスライドで、電源 ON。"1" ピン側にスライドで 電源 "OFF"
	3		

5.7 冷却ファン用電源コネクタ

同梱のヒートシンクには、冷却ファンが付いています。冷却ファンの電源ケーブルは当ボードの J10 ピンに接続してください。赤いケーブルを"1"ピン側、黒いケーブルを"2"ピン側に接続してください。



冷却ファン用電源コネクタのピン配置を表 14 に示します。






表 14 冷却ファン用電源コネクタのピン配置

ボード・リファレンス		信号名
J10	1	12V
	2	GND

5.8 JTAG 10pin ヘッダ

USB-Blaster ケーブルを接続します。ケーブルの白線が"1"ピン側になるように接続してください。



USB-Blaster ケーブルについての詳細情報は、以下の URL より入手してください。

http://www.altera.com/literature/ug/ug_usb_blstr.pdf

6. 更新履歴

日付	版	更新概要
2014年5月1日	1.0	• 初版
2014年8月8日	1.1	• 画像改版
		•