

Ver1.11

PAC-Designer



(Platform Manager 編)



Feb.2012

目次

1	概要		4
	1.1 PAC-	Designer6.0	4
	1.2 ライイ	- センスの申請と設定	4
	1.3 ブラン	ノクデザインから作成する方法	5
2	プラットフォ	ーム・マネージャー ファミリの設計方法	6
	2.1 FPGA	A ロジック開発環境の選択	7
	2.2 アナロ	コグ入力(Analog Inputs)	
	2.3 CPLI) ディジタル入力(CPLD Inputs)	10
	2.4 CPLI) ロジック出力(CPLD Logic Outputs)	11
	2.6 高電店	E出力(High Voltage Outputs)	12
	2.8 クロ:	ック&タイマー	13
	2.10 DC/D	IC コンバータ・ウイザード	15
	2.12 マー	ージン/トリム(Margin/Trim)	
	2.14 トリ	リム コンフィグレーションのオプション設定	
	2.15 논!	リム設定の一覧確認	
	2.17 I2C =	コンフィグレーション	
	2.19 CPLI)Logic(シーケンス・コントローラ)	
	2.19.1	オプション設定	
	2.19.3	Pin の定義	31
	2.19.5	インストラクションの設定方法	
	2.19.6	インストラクションの設定方法(Output)	35
	2.19.7	インストラクションの設定方法(Wait for Boolean Condition)	37
	2.19.8	インストラクションの設定方法(Wait for Timeout Value)	39
	2.19.9	インストラクションの設定方法(Boolean Condition with Timeout)	40
	2.19.10	インストラクションの設定方法(If/Then/Else)	41
	2.19.11	インストラクションの設定方法(If / Then / Else with Timeout)	
	2.19.12	インストラクションの設定方法(Goto)	43
	2.19.13	インストラクションの設定方法(Start Timer/Stop Timer)	
	2.19.14	インストラクションの設定方法(例外処理)	45
	2.19.15	監視ロジック出力回路の生成(Supervisory Logic Equation)	46
	2.20 FPGA	A Logic(FPGA ロジック)	47
	2.20.1	PAC-Designer - LogiBuilder 70-	47
	2.20.2	PAC-Designer - Text Editor / Schematic Editor フロー	
	2.20.3	PAC-Designer and DAIAMOND 7	
	2.21 UES	エディタ	
3	コンパイノ	۲	53
	3.1 コンパ	ペイル方法	53
	3.1.1 F	AC-Designer - LogiBuilder フローの場合	53
	3.1.2 F	AC-Designer - Text Editor / Schematic Editor フローの場合	53
	3.1.1 F	AC-Designer and DAIMOND フローの場合	
	3.2 コンパ	ペイル完了	55
	3.2.1 =	ェラー、ワーニングと対処方法	56
4	シミュレー	ーション	57



Feb.2012 Ver1.11 4.1.1 4.1.2 4.1.3 4.1.4 4.1.5 4.24.35 5.15.1.1 5.1.2 ispVM System からの書き込み......67 5.26 プラットフォーム・マネージャーを正しく使用するために(TN1223より)......71 7 7.17.27.3



Feb.2012

1 概要

プラットフォーム・マネージャ・ファミリの設計、シミュレーション、書き込みを行なうためには、 PAC-Designer を使用します。PAC-Designer は、弊社 HP【<u>http://www.latticesemi.com/</u>】からダウンロード してご利用ください。

初めて、PAC-Designer を使用する場合は、弊社日本語 HP【<u>http://www.latticesemi.co.jp/</u>】で公開して います、日本語チュートリアルを合わせて参照することを推奨します。

1.1 PAC-Designer6.1

① DAIAMOND v1.3 をサポートしました。

1.2 ライセンスの申請と設定

PAC-Designer6.1 は無料ツールで、無償のライセンスも必要としません。 インストール直後からご利用いただけます。



1.3 ブランクデザインから作成する方法

新規デザイン作成時は、PAC-Designer を起動し、デバイスの選択を行ないます。デバイスの選択は、 PAC-Designer のメニューから File→New を選択しますと、図 1-1 のような画面が開きます。

Create a new document	
ispPAC-CLK5312S Zero-Delay Universal Fan-out Buffer, Single ended ispPAC-CLK5308S Zero-Delay Universal Fan-out Buffer, Single ended ispPAC-CLK5304S Zero-Delay Universal Fan-out Buffer, Single ended ispPAC-PUWR1220A18 Supply Sequencing, Monitoring, Measurement, Timming and Margining ispPAC-PUWR1220A18 Supply Sequencing, Monitoring, Measurement, Timming and Margining (12V) LPTM10-1247 Platform Manager rspPAC-POWR1014A Supply Sequencing, Monitoring and Measurement ispPAC-POWR1014A Supply Sequencing, Monitoring and Measurement (12V) ispPAC-POWR1014A Supply Sequencing, Monitoring and Measurement ispPAC-POWR1014A Supply Sequencing, Monitoring and Measurement ispPAC-POWR1014A Supply Sequencing, Monitoring and Measurement LA-ispPAC-POWR1014A Supply Sequencing, Monitoring and Measurement LA-ispPAC-POWR1014A Supply Sequencing, Monitoring ispPAC-POWR1014A Supply Sequencing, Monitoring ispPAC-POWR12081 Supply Sequencing/Monitoring ispPAC-POWR1208 Supply Sequencing/Monitoring ispPAC-POWR12081 Supply Sequencing/Monitoring ispPAC-POWR607 Supply Sequencing/Monitoring ispPAC-POWR605 ProcessorPM: Reset Generator, Supe	<u>O</u> K Cancel

図 1-1 デバイスの選択

上記画面にて、設計するデバイスを選択し OK ボタンをクリックします。

リファレンス・デザインから作成する方法

弊社 Web 上で公開されているリファレンス・デザインを参照することができます。

Web 上から、Downloads => IP and Reference Design を選択し(図 1-2)、ページ右下の Platform Manager のコー ナーからリファレンス・デザインをダウンロードします。







Feb.2012

2 プラットフォーム・マネージャー ファミリの設計方法

本節では、プラットフォーム・マネージャー ファミリ(LPTM10-1247, LPTM10-12107)の設計方法について、説明いたします。ここでは、代表して LPTM10-12107 を例に説明いたします。

デバイスの選択画面にて、LPTM10-12107を選択しますと図 2-1のような画面が開きます。 本画面にて、各ブロックをダブルクリックしますと、それぞれの設計画面が開きます。

各ブロックの詳細については、次ページ以降で説明いたします。



図 2-1 LPTM10-12107 メインウインドウ

基本操作方法

ツール画面上でクリック可能な状態になると、カーソルが以下の状態に変化し操作が可能となります。各種設定 はモジュールの設定画面にて行います。





Ver1.11

2.1 FPGA ロジック開発環境の選択

対象デバイス : LPTM10-1247, LPTM10-12107

FPGA ロジック部の開発環境を選択します。PAC-Designer のメニューより、Option => FPGA Environment をクリックし、環境設定画面を開きます(図 2-2)。

Environment Setting			
Environment Settings			ОК
FPGA LogiBuilder Generate	HDL		Cancel
Verilog HDL	C VHDL		
Synthesis Tool			
Synplify synthesis	$\ensuremath{\mathbb{C}}$ Lattice LSE synthesis	(1)	
Path	C:¥lscc¥diamond¥1.4¥synpbase	Browse	2
HDL Simulator Tool path Project Settings	C:¥lscc¥diamond¥1.4¥active-hdl¥bin	Browse	
Preferred Design Tool			
C PAC-Designer			
C LogiBuilder	C Text Editor / Schematic Editor		
PAC-Designer and Dian	nond		
JEDEC File Name(full path)	esign¥test4¥impri1¥test4_impri1.jed		
Closed Loop Trim			

図 2-2 FPGA ロジック開発環境の選択画面

上記画面が開きましたら、下記3つの設定を行ないます。

- ① 合成ツールの選択をします。
- ② HDL シミュレータのインストール・パスを設定します(HDL シミュレータを使用しない場合は設定不要)。
- ③ 下記3種類のFPGA開発環境から1つ選択します。チェックボックスは、プラットフォーム・マネージャーを選択したプロジェクトを開いている場合に有効となります。チェックボックスがグレーアウトしている場合、新規でプラットフォーム・マネージャーのプロジェクトを作成してから選択します。下記環境の(イ),(ウ)では、弊社の開発ツール DAIAMOND v1.3 以降が必要です。
 - (ア) PAC-Designer LogiBuilder フロー
 HDL や回路図入力を必要としません。FPGA 部の設計にも CPLD 部の設計と同様に、LogiBuilder を
 使用します。
 - (イ) PAC-Designer Text Editor / Schematic Editor フロー
 HDL や回路図によりデザインをエントリします。設計時の UI は PAC-Designer のみを使用しますが、 バックグラウンドで DAIAMOND を使用する為、DAIAMOND のインストールが必要です。
 - (ウ) PAC-Designer and Daiamond フロー
 HDL や回路図によりデザインをエントリします。FPGA 部の設計には、別途 DAIAOND を別途使用します。DAIAMOND のインストールが必要です。



Ver1.11

2.2 アナログ入力(Analog Inputs)

対象デバイス : LPTM10-1247, LPTM10-12107

アナログ入力ブロックでカーソルが[]に変わる箇所をダブルクリックすると、Logic I/O Assignment ウィンドウの Analog Inputs タブが開きます(図 2-4)。

nk 0	Bank 1 Bank 2 F	3ank 3 FPGA Noc	le CPLD Nod	e Analog Inputs	CPLD Inputs C	PLD Oper	
Pin	Schematic Net	Logical Signal	Monitoring	Trip Point Sele	64 us Glitch	Window 🞑	
VMO	VMON1	VMON1 A	OV	1.255V	Yes	Yes	
VMO	VMON1	VMON1 B	UV	0.901 V	Yes	Yes	Lancel
VMO	VMON2	VMON2 A	OV	1.255V	Yes	Yes	
VMO	VMON2	VMON2 B	UV	0.901 V	Yes	Yes	
VMO	VMON3	VMON3 A	OV	4.071 V	Yes	Yes	
VMO	VMON3	VMON3 B	UV	2.507V	Yes	Yes	
VMO	VMON4	VMON4 A	OV	5.550V	Yes	Yes	
VMO	VMON4	VMON4 B	UV	4.509V	Yes	Yes	
VMO	VMON5	VMON5 A	OV	1.255V	Yes	Yes	
VMO	VMON5	VMON5 B	UV	0.901 V	Yes	Yes	
VMO	VMON6	VMON6 A	ov	1.255V	Yes	Yes	
VMO	VMON6	VMON6 B	UV	0.901 V	Yes	Yes	
VMO	VMON7	VMON7 A	ov	2.004V	Yes	Yes	1
VMO	VMON7	VMON7 B	UV	1.503V	Yes	Yes	
VMO	VMON8	VMON8 A	ΟV	2.507V	Yes	Yes	
VMO	VMON8	VMON8 B	UV	1.503V	Yes	Yes	
VMO	VMON9	VMON9 A	ΟV	2.507V	Yes	Yes	
VMO	VMON9	VMON9 B	IIV	1 503V	Yes	Yes 🔽	

図 2-3 アナログ入力設定画面

図 2-3 の画面上にて、カーソルが **①** に変わる箇所をダブルクリックしますと、図 2-4 の(Analog Input Setting)画面が起動します。

なを、アナログ入力ピンは LPTM10-1247, LPTM10-12107 共に 12 系統の入力を持ちますが、LPTM10-1247 ではシングルエンド入力 5 系統 + 差動入力 7 系統で構成され、LPTM10-12107 では差動入力 12 系統で構成されています。



Feb.2012

Analog Input	Settings						
Pin Name	Schematic Net Name	Logical Signal Name	Monitoring Type	Trip Point Selection	64 us Glitch Filter V	Mindow Mode	
MON1 -	MON1	MON1_A MON1_B	0V • UV •	1.255∨ ▼ 0.901∨ ▼	2	•	Cancel
MON2 -	MON2	VMON2_A VMON2_B	0V ▼ UV ▼	1.255∨ ▼ 0.901∨ ▼		•	
MON3 -	VMON3	VMON3_A VMON3_B	0V • UV •	4.071∨ • 2.507∨ •		V	
MON4 -	VMON4	VMON4_A VMON4_B	0V • UV •	5.550∨ ▼ 4.509∨ ▼		$\overline{\mathbf{v}}$	
MON5 -	VM0N5	VMON5_A VMON5_B	0V • UV •	1.255∨ ▼ 0.901∨ ▼		v	
MON6 -	VM0N6	VMON6_A VMON6_B	0V • UV •	1.255∨ • 0.901∨ •		•	
MON7 -	VMON7	VMON7_A VMON7_B	0V • UV •	2.004∨ ▼ 1.503∨ ▼		v	
MON8 -	VM0N8	VMON8_A VMON8_B	0V • UV •	2.507∨ ▼ 1.503∨ ▼	~	V	
MON9 -	VMON9	VMON9_A VMON9_B	0V • UV •	2.507∨ ▼ 1.503∨ ▼	~	v	
MON10 -	VMON10	MON10_A MON10_B	0V • UV •	4.071∨ ▼ 2.507∨ ▼		V	
VMON11 -	MON11	VMON11_A	0V • UV •	1.255∨ • 0.901∨ •		v	
MON12 -	VMON12	VMON12_A VMON12_B		1.255∨ • 0.901∨ •		v	
1	2)	3	4	5	6	

図 2-4 アナログ入力設定画面(LPTM10-12107)

上記画面が開きましたら、下記6つの設定を行ないます。

- ① 入力ピンを選択します(デフォルトのままでも構いません)。
- ② 各ピンの信号名を定義します。Schematic Net Name は回路図の入力信号名として、Logical Signal Name は回路図の出力信号名と後述のシーケンス・コントローラ内で使用されます(デフォルトのままでも構いません)。尚、プラットフォーム・マネージャーでは、1入力に対して閾値を二つ設定することができ、1入力に対して二つの Logical Signal Name を任意に設定可能です。
- ③ 監視条件を、OV(Over Voltage)、UV(Under Voltage)から選択します。OV/UV いずれのモードでも、測定 電圧が設定値を上回った場合に"1"、設定値を下回った場合に"0"が返り値となります。2 つのモードの相 違点は、ヒステリシス特性の違いのみです。
- ④ プルダウンメニューより、コンパレータのトリップポイント電圧を設定します。(基準電圧に対して色分けされています)
- ⑤ 64us のグリッチフィルタを使用するか否かを設定します。チェックでグリッチフィルタを使用します。
- ⑥ ウインドウ・コンパレータ・モードにするか否かを設定します。ウインドウ・コンパレータ・モードに設定した場合、②で設定した2つの値の範囲内であるか否かを監視します。

各デバイスの、トリップポイント選択範囲は以下の様になります。 LPTM10-1247 : 0.075V, 0.668V~5.734V(OV), 0.075, 0.664V~5.703V(UV) LPTM10-12107 : 0.075V, 0.668V~5.734V(OV), 0.075, 0.664V~5.703V(UV) ※0.075V(75mV)は、"電源が完全にオフした事の検出用"として用いる事が出来ます。



Ver1.11

2.3 CPLD ディジタル入力(CPLD Inputs)

対象デバイス : LPTM10-1247, LPTM10-12107

CPLD ディジタル入力ブロック(カーソルが[]に変わる箇所)をダブルクリックすると、図 2-5 の(CPLD Inputs)画面が起動します。

Lo	gie 1/0 Assignm	ent	_	· · · · ·	
F	PGA Node CPLD N	lode Analog Inputs CPLD Ir	iputs CPLD Open	Drain Outputs High Voltage Outputs 💶 🕨	ΠΚ
	Pin Name	User-Defined Name	Input From	Logic Polarity	
	IN1	IN1	Pin	Normal (1=true, 0=false)	Const
	IN2	IN2	Pin	Normal (1=true, 0=false)	Lancel
	IN3	IN3	Pin	Normal (1=true, 0=false)	
	IN4	IN4	Pin	Normal (1=true, 0=false)	
	0	0	3	Ø	
		e e			
	,				
_					

図 2-5 ディジタル入力設定画面

ここでは、ディジタル入力ピンの信号名をユーザで任意に設定することができます(デフォルトのままでも構いません)。

上記画面が開きましたら、下記4つの設定を行ないます。

- ① 入力ピンを選択します(デフォルトのままでも構いません)。
- ② 各ピンの信号名を定義します。User-Defined Name は、後述のシーケンス・コントローラ内で使用されます(デフォルトのままでも構いません)。
- ③ ディジタル入力信号 1(デフォルト名 IN1)の制御を、pin の入力状態もしくは JTAG のユーザレジスタ設 定の何れかから選択します。ディジタル入力信号 2 から 4(デフォルト名 IN2 から IN4)の制御を、pin の 入力状態もしくは IC2 レジスタ設定の何れかから選択します。
- ④ ロジックの極性を選択します。Normal(Active High)か Active Low が選択可能です。



Feb.2012

2.4 CPLD ロジック出力(CPLD Logic Outputs)

対象デバイス : LPTM10-1247, LPTM10-12107

CPLD ロジック出力ブロック(カーソルが[]に変わる箇所)をダブルクリックすると、図 2-6 の(CPLD Open Drain Outputs)画面が起動します。

Pin Name	User-Defined Name	Digital Control From	Reset Level	Output Type	
	0015	PLD	Don't care	Registered, JK-type flip-flop	Cancel
		PLD	Don't care	Registered, JK-type flip-flop	
0017	0017	PLD	Don't care	Registered, JK-type flip-flop	
OUT8	0018	PLD	Don't care	Registered, JK-type flip-flop	
OUT9	ОЛТА	PLD	Don't care	Registered, JK-type flip-flop	
OUT10	OUT10	PLD	Don't care	Registered, JK-type flip-flop	
OUT11	OUT11	PLD	Don't care	Registered, JK-type flip-flop	
OUT12	OUT12	PLD	Don't care	Registered, JK-type flip-flop	
OUT13	OUT13	PLD	Don't care	Registered, JK-type flip-flop	
OUT14	OUT14	PLD	Don't care	Registered, JK-type flip-flop	
OUT15	OUT15	PLD	Don't care	Registered, JK-type flip-flop	
OUT16	OUT16	PLD	Don't care	Registered, JK-type flip-flop	
1	2	3	4	5	

図 2-6 CPLD ロジック出力設定画面

上記画面が開きましたら、下記つの設定を行ないます。

- ① 出力ピンを選択します(デフォルトのままでも構いません)。
- ② 各ピンの信号名を定義します。User-Defined Name は、後述のシーケンス・コントローラ内で使用されます (デフォルトのままでも構いません)。
- ③ 出力状態を PLD で制御するか I2C バス経由で制御するかを設定します。
- ④ パワーオンリセット解除後の論理を、"Don't Care", "Set low", "set high"の何れかから選択します。
- ⑤ 出力タイプを、"JK-FF タイプ", "D-FF タイプ", "T-FF タイプ", "組み合わせ論理タイプ"の何れかから選択 します。



Ver1.11

2.6 高電圧出力(High Voltage Outputs)

対象デバイス : LPTM10-1247, LPTM10-12107

プラットフォーム・マネージャーでは4つの出力ピンを高電圧出力(High Voltage Outputs)として設定することができます。また、高電圧出力ピンは、オープンドレイン出力とすることも可能です。高電圧出力は、電源シーケンスを制御するために、ボード上のNチャネル MOSFET のゲートをドライブするのに必要な、Nチャネル MOSFET ゲートドライバとして使用することが出来ます。

高電圧出力ブロック(カーソルが]]に変わる箇所)をダブルクリックすると、図 2-7 の(High Voltage OUtputs)画面が開きます。

Log	ic V0	Assignment						
A	nalog Inpu	its CPLD Inputs C	PLD Open Drain Outp	outs High Voltage Outpu	its Ma	rgin/Trim Misc.	CPLD 💶	
	Pin N	User-Defined N	Digital Control F	Output Setting	Volt	Source Curr	Sink Curr	UK
	HVOU	HVOUT1	PLD	Charge Pump Output	6V	12.5 uA	100 uA	Canad
	HVOU	HVOUT2	PLD	Charge Pump Output	6V	12.5 uA	100 uA	Cancer
	HVOU	HVOUT3	PLD	Charge Pump Output	6V	12.5 uA	100 uA	
	HVOU	HVOUT4	PLD	Charge Pump Output	6V	12.5 uA	100 uA	
		2	3	4	(5)	6	(7)	

図 2-7 高電圧出力設定画面

上記画面が開きましたら、下記7つの設定を行ないます。

- ① 出力ピンを選択します(デフォルトのままでも構いません)。
- ② 各ピンの信号名を定義します。User-Defined Name は、後述のシーケンス・コントローラ内で使用されます(デフォルトのままでも構いません)。
- ③ 出力ピンの制御を PLD で行なうか I2C バス経由で行なうかを設定します。
- ④ 高電圧出力とする場合は、チャージポンプ出力(Chare Pump Output)にチェックし、出力電圧および電流値を設定します。オープンドレイン出力として使用する場合は、オープンドレイン出力(Open Drain Logic Output)にチェックをします。オープンドレイン出力の場合は、通常の出力レベルとなります。
- ⑤ チャージポンプ出力の出力電圧を、"6V", "8V", "10V", "12V"から選択します。
- ⑥ チャージポンプ出力のソース電流を、"12.5uA", "25uA", "50uA", "100uA"から選択します。
- ⑦ チャージポンプ出力のシンク電流を、"100uA", "250uA", "500uA", "3000uA"から選択します



Ver1.11

2.8 クロック&タイマー

対象デバイス : 対象デバイス : LPTM10-1247, LPTM10-12107

プラットフォーム・マネージャーには、CPLD 部で使用可能な CTimer と、FPGA 部で使用可能な FTimer があ ります。CTimer ブロック(カーソルが]に変わる箇所)をダブルクリックすると、図 2-8の(Clock & Timers) 画面が 開きます。

	Glocks & Timers 🛛 🛛 🛛
1	Master Clock Source (8MHz) C Standalone (Internal OSC, MCLK pin High-Z) C Master (Internal OSC, MCLK pin used as output) C Slave (External OSC)
2	PLDCIk Buffered Output PLDCLK pin Enabled PLDCLK pin High-Z
3	Timers Timer1: 1966.08ms Timer2: 1966.08ms Timer3: 1966.08ms Timer4: 1966.08ms

図 2-8 クロック&Cタイマー設定画面

上記画面が開きましたら、下記3つの設定を行ないます。

- ① クロックソースを設定します。
 - Standalone
- : 内部 OSC を使用し、MCLK ピンは Hi-Z
- ・ Master : 内部 OSC を使用し、MCLK ピンにクロックを出力
- ・ Slave : 外部のクロックを使用し、MCLK ピンは入力ピン
- ② PLDCLK ピンの出力を設定します。
 - PLDCLK pin Enabled : PLDCLK ピンからクロックを出力
 - ・ PLKCLK pin High-Z : PLDCLK ピン出力は Hi-Z 状態
- ③ 1~3 種類のタイマー値をプルダウンメニューから選択します。Timer4 については、FPGA 部で使用する FTimer の為にリザーブされます。

ここで、設定したタイマー値はシーケンス・コントローラ内部の、タイマー値を使用するインストラクションで使用 することが出来ます。上記の通り、タイマー値は3つ個別に設定することが可能で、インストラクション毎に任意の タイマー値を用いることが出来ます。



FTimer ブロック(カーソルが]に変わる箇所)をダブルクリックすると、図 2-9の(Clock & Timers) 画面が開きます。 Add ボタンをクリックして、タイマー設定を追加します。一度追加したタイマーを削除するには、Remove ボタンを クリックします。

Timer					
#	Timer Name	Resources	Clock	Time	<u>OK</u> Cancel
					Add Remove

図 2-9 Fタイマー設定画面

"Time"に希望の時間を入力して、Calculateボタンをクリックすると"Resource"に必要なスライス数を表示します。 FPGA部のリソースに空きがある限り、タイマーの個数と上限時間が増やせます。

imer					
#	Timer Name	Resources	Clock	Time	
1	FTimer1	30	Timer 4	86400s	OK
					Cancel
					Add
					Remove
					Calculate

図 2-10 Fタイマー設定画面



Ver1.11

2.10 DC/DC コンバータ・ウイザード

対象デバイス : LPTM10-1247, LPTM10-12107

トリミング機能付 DC/DC コンバータを用いてトリミング機能を実現するためには、DC/DC コンバータの特性を 設定する必要があります。

メニューバーの「DC-DC」アイコンをクリックすると、DC/DC コンバータ・ウイザードが起動します(アイコンが表示されない場合、メニューの View→Margin Toolbar にチェックをつけて表示させます)。



図 2-11 DC/DC コンバータ・ウイザードの起動

DC/DC コンバータ・ウイザードが起動したら、「New」ボタンをクリックし、ライブラリ名を入力し、新規ライブラリ の生成を行ないます。名前を付けて OK をクリックしたら、次へ(N)をクリックします。

DC-DC Converter Model Selection	×
DC-DC Converter Model Selection DC-DC Library Folder: C:¥Iscc¥PAC-Designer60¥DCtoDC_Library Browse Select DC-DC Converter Manufacturer and Model: 09_Discrete_33Vout 10_Discrete_18Vout 11_Discrete_12Vout 12_Discrete_33Vout 16_Prog_VH_5Vin New DC-DC Converter Library File # Prog_VH_5Vin PAC-Designer will create a library file for your DC-DC Converter 18_Prog_VH_5Vin PAC-Designer will create a library file for your DC-DC Converter BSV 5Vin_08-33 LT1619 PH08T230W DK Cancel Comment:	×
〈 戻る(B) 次へ(N) >	1

図 2-12 新規 DC/DC コンバータ・ライブラリーの生成



Feb.2012

続いて、DC/DC コンバータのタイプを以下の4種から選択します。

- 1. トリムピンと Vout もしくは GND を抵抗で接続し、抵抗値により基準電圧に対して数%の出力電圧 調整が可能なタイプ
- 2. ピンと GND を抵抗で接続することで、抵抗値により広いレンジで出力電圧を変更できるタイプ
- 3. トリムピンと Vout を抵抗で接続することで、抵抗値により広いレンジで出力電圧を変更できる タイプ
- 4. 外部のフィードバック抵抗により出力電圧を設定するタイプ



図 2-13 DC/DC コンバータのタイプ選択画面

タイプを選択したら、次へ(N)をクリックします。



Feb.2012

続いて、選択したDC/DCコンバータのパラメータ設定を行ないます。使用するDC/DCコンバータのデータシートを参照し、パラメータを設定します。

お使いになります DC/DC コンバータのデータシートをお手元にご用意下さい。

タイプ1

トリムピンと Vout もしくは GND を抵抗で接続し、抵抗値により基準電圧に対して数%の出力電圧調整 が可能なタイプ

下記の画面が起動しましたら、パラメータの入力を行ないます。入力が完了しましたら「Save」ボタンをク リックしてライブラリを保存し、「完了」ボタンをクリックします。



図 2-14 DC/DC コンバータのパラメータ設定画面(タイプ1)



00.2012

タイプ2

-トリムピンと GND を抵抗で接続することで、抵抗値により広いレンジで出力電圧を変更できるタイプ

下記の画面が起動しましたら、内部の基準電圧(Vref)もしくは内部の基準抵抗値(Rref)及び基準電流 (Iref)の入力を行ないます。入力が完了しましたら「次へ」ボタンをクリックします。



図 2-15 DC/DC コンバータのパラメータ設定画面(タイプ 2-1)



Feb.2012

下記の画面が起動しましたら、パラメータの入力を行ないます。入力が完了しましたら「Save」ボタンをク リックしてライブラリを保存し、「完了」ボタンをクリックします。



図 2-16 DC/DC コンバータのパラメータ設定画面(タイプ 2-2)



タイプ 3 トリムピンと Vout を抵抗で接続することで、抵抗値により広いレンジで出力電圧を変更できるタイプ

下記の画面が起動しましたら、内部の基準電圧(Vref)もしくは内部の基準抵抗値(Rref)及び基準電流 (Iref)の入力を行ないます。入力が完了しましたら「次へ」ボタンをクリックします。



図 2-17 DC/DC コンバータのパラメータ設定画面(タイプ 3-1)



下記の画面が起動しましたら、パラメータの入力を行ないます。入力が完了しましたら「Save」ボタンをク リックしてライブラリを保存し、「完了」ボタンをクリックします。



図 2-18 DC/DC コンバータのパラメータ設定画面(タイプ 3-2)



Ver1.11

タイプ 4 外部のフィードバック抵抗により出力電圧を設定するタイプ

下記の画面が起動しましたら、パラメータの入力を行ないます。入力が完了しましたら「Save」ボタンをク リックしてライブラリを保存し、「完了」ボタンをクリックします。

DC-DC Converts	er Discrete Entry		
Values interna Vref Rfb Rin	I to the DC-DC Converter	C ter FB Rfb Rin C Rfb Rin C 0	データシートを参照し、 Rfb, Rin, Vrefの値を設定 します。 ohms ohms
Comment: Save configurat Power Suplye	2.5V DC/DC Converter ions to library file:	保存するライブラリ します。必要に応じ も記載しておくと便	名を入力 コメント 利です。
		<戻る	(B) 完了 キャンセル

図 2-19 DC/DC コンバータのパラメータ設定画面(タイプ 4)



Ver1.11

2.12 マージン/トリム(Margin/Trim)

対象デバイス : LPTM10-1247, LPTM10-12107

閉ループのトリマ調整時の、DAC のアップデート遅延時間を設定します。PAC-Designer のメニューより、 Option => FPGA Environment をクリックし、環境設定画面を開きます(図 2-20)。閉ループのトリマ調整時の、 DAC のアップデート遅延時間をプルダウンメニューより設定します。

Environment Setting			
Environment Settings			ОК
FPGA LogiBuilder Generate	HDL		Cancel
Verilog HDL	C VHDL		Current
Synthesis Tool			
Synplify synthesis	C Lattice LSE synthesis		
Path	C:¥lscc¥diamond¥1.4¥synpbase	Browse	
HDL Simulator Tool path	C:¥lscc¥diamond¥1.4¥active-hdl¥bin	Browse	
Project Settings			
Preferred Design Tool			
C PAC-Designer			
🖲 LogiBuilder	C Text Editor / Schematic Editor		
PAC-Designer and Diam	ond		
JEDEC File Name(full path)	esign¥test4¥impri1¥test4_impri1.jed		
Classed Lana Trim			
DAC Lodate Delay (For all	Trim outpute) 580 us		
Disc opuble belay (i of all			

図 2-20 FPGA ロジック開発環境の選択画面

マージン/Trim ブロック(カーソルが下矢印に変わる箇所)をダブルクリックすると、図 2-211 の画面が開きます。この画面上の青点線で囲まれたエリアにて、設定したい Trim*をクックしますと、図 2-22 (Trim * Configuration)の画面が起動します。

Trim DAC	VMON Name	DAC Output	
1	VMON1	Trim1	Court
2	VMON2	Trim2	Lancer
3	VMON3	Trim3	
4	VMON4	Trim4	
5	VMON5	Trim5	
6	VMON6	Trim6	
7	VMON7	Trim7	
8	VMON8	Trim8	

図 2-21 グローバルトリミング設定画面(LPTM10-12107の場合)



Ver1.11

続いて、トリマの設定を行ないます。

トリマは最大でそれぞれ8種類((LPTM10-12107)、6種類((LPTM10-1247)使用できます。



図 2-22 トリマ設定画面

上記画面が開きましたら、下記8つの設定を行ないます。

- ① 各ピンの信号名を定義します。Schematic Net Name 出力信号名で使用されます(デフォルトのまま でも構いません)。
- ② 2.7 章にて設定した DC/DC コンバータのライブラリを読み出します。
- ③ Profile0のモードを設定します。
- ④ 各プロファイルについて、ターゲット電圧を設定します。
- ⑤ 必要に応じて、オプションの設定を行ないます(詳細は 2.13 節を参照ください)。
- ⑥ 「Calculate」ボタンをクリックし、抵抗値を計算する。
- ⑦ 計算の結果、エラーがあった場合は、「Error Details」ボタンをクリックすると エラーの詳細を見ることが出来ます(次ページ図 2-23 参照)。
- ⑧ 実ボード上に実装すべき抵抗値の値と接続イメージが表示されます。接続イメージは、図 2-13 で選択した DC-DC のタイプにより異なります。



図 2-23 に「Error Details」ボタンをクリックしたときに表示される、エラー内容の一例を示します。



図 2-23 エラー内容の例

上図①に示されるように、エラー内容が「Problem」に表示され、その解決策が②「Solution」に表示されます。



Feb.2012

2.14トリム コンフィグレーションのオプション設定

対象デバイス : LPTM10-1247, LPTM10-12107

図 2-22 の⑤の、「オプション」ボタンをクリックしますと、図 2-24 のような画面が起動します。

Trim Configuration Options		
EIA Resistor Standard	1 EIA 24 💌	OK
Maximum DAC Code Range (1 - 127)	2 +/· 110	Cancel
Max Supply Adjustment Range	3 5 %	
Attenuation Crossover Voltage	④ 1.9 V	
Open External Resistor(s) Threshold	5 1000000	
Vbpz Selection	6 Auto 🔹	

図 2-24 Trim コンフィグレーションのオプション設定画面

上記画面が開きましたら、必要に応じて下記6つの設定を行ないます。

- ① 抵抗網の系列を設定します。
- ② DAC コードの範囲を設定します。
 1~127 の範囲で選択することが出来ます。デフォルト設定は 110 です。
 数字を大きくすることにより、設定可能な電圧範囲は広がります。ただし、ディジタル閉ループモード時の過渡応答特性に対するエラーを許容するための値となっているため、デフォルト設定を推奨します。
- ③ 出力電圧の範囲を設定します。
 設定出力電圧の最大、最小の範囲を設定します。
 設定した範囲により、DACコードのステップサイズが決定されます。
 範囲を広くすれば、設定可能な出力電圧の範囲は広くなりますが、設定電圧の数値は粗くなります。
 範囲を狭くすれば、出力電圧の範囲は狭まりますが細かな設定が可能となります。尚、出力
 電圧の誤差を±1%以内に抑えるためには、レンジを±5以内に設定する必要があります。
- ④ 内部アッテネータが有効となる電圧を設定します。
 内蔵の DAC の前段にアッテネータがあり、設定した値を超えるとアッテネータが有効となります。
 基本的には、デフォルトの 1.9V で問題ありません。
 但し、アッテネータが有効になりますとアッテネータの誤差が発生しますので、2.0V 付近の電圧を
 VMON に入力する場合には、設定を変更することにより精度を良くすることが出来ます。設定な可能な範囲は、1.8V~2.1V です。尚、アッテネータによる誤差は最大±1%です。
- ⑤ 外部抵抗をオープンにする場合の閾値を設定します。 計算結果で、設定値以上の値となった場合 Open となります。
- ⑥ バイポーラ・ゼロ・電圧を設定します。Auto 設定の場合、ツールが自動的で最適な値に設定しま す。デフォルト設定を推奨します。



Ver1.11

2.15 トリム設定の一覧確認

対象デバイス : LPTM10-1247, LPTM10-12107

トリムブロックの設定が完了しましたら、各トリム出力の設定値の一覧を表示することが出来ます。 トリムブロックの設定画面にて、View→Trim Output Summary を選択します(図 2-25)。



図 2-25 トリム設定の一覧画面起動方法

上記操作にて、図 2-26 の画面が起動し、設定内容を確認することが出来ます。 左右に表示しきれていない場合、下部のスクロールバーで閲覧可能です。

	PAC	-Designer -	[test.PAC: Trim () Dutput Summary S	Sheet]			
	<u>F</u> ile	<u>E</u> dit <u>V</u> iew	Tools Options Win	dow <u>H</u> elp				_ 8 ×
	ነ 🖻	₽ 🖉 🕁	🔍 🔍 🌟 JED					
	DC-	DAC Output	Voltage Profile	Profile 0 Voltage	Profile 1 Voltage	Profile 2 Voltage	Profile 3 Voltage	BPZ Voltage
PINS	DC	Trim1	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
logic		Trim2	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
_		Trim3	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
EL		Trim4	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
1		Trim5	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
		Trim6	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
		Trim7	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
		Trim8	Closed Loop	3.000V	3.000V	3.000V	3.000V	1.25V
	-							
		<]		1111	R			
		Ready			Ш.			

図 2-26 トリム出力設定の一覧画面



Ver1.11

2.17 I2C コンフィグレーション

対象デバイス : LPTM10-1247, LPTM10-12107

I2C コンフィグレーションブロック(カーソルが]]に変わる箇所)をダブルクリックすると、図 2-27 のような画面が 開きます。

ここでは、I2Cインタフェースを使用するための設定を行ないます(I2Cインタフェースを使用しない場合は設定 不要です)。I2C インタフェースを使用することで、設定内容のリード・ライトや、ピンの入力や出力状態の制御を 行なうことが出来ます。

BC Configuration	×
I2C Address Oh 🗾 🚺	OK
	Cancel
I2C Alert Response	
② SMB Alert on OUT5 (PLD output on OUT5 is disabled)	

図 2-27 I2C コンフィグレーションウインドウ

上記画面が開きましたら、下記3つの設定を行ないます。

- I2C インタフェース用のデバイスアドレスをプルダウンから設定します。 デバイスアドレスは、0h 以外を使用してください。また同一 I2C バス上に複数のデバイスを接続する場合 は、他のデバイスと違うアドレスに設定してください。
- ② I2Cバスのアラート・レスポンス信号を使用する場合、OUT5ピンの出力を利用することが出来ます。チェックボックスにチェックを入れた場合、OUT5 ピンの出力はアラート・レスポンス信号出力(Active Low)となります。



Ver1.11

2.19 CPLD Logic(シーケンス・コントローラ)

各デバイスのメインウインドウにて、CPLD Logic(シーケンス・コントローラ)部をダブルクリックすると、図 2-28 のような画面が起動します。

P A	C-Designer ·	- <u>I</u> test.PAC: Sequence a	nd Supervisory Logi	: (GPLD)]				-	
Eile Eile	e <u>E</u> dit <u>V</u> iew	<u>T</u> ools <u>O</u> ptions <u>W</u> indow	<u>H</u> elp					-	. a ×
0	i 🖬 🖨 🕂	🔍 🔍 🐩 JED							
PINC DC-	Step	Sequencer Instruction		Out	puts	Inte	Comment		
	SM0 Step 0	Begin Startup Sequence				no	OPLD Logic reset		
	SMU Step 1 SM0 Step 2	Wait for AGOOD Begin Shutdown Sequen	ce			no			
Eļ	SM0 Step 3	Halt (end-of-program)				no			
2									
409									
	L								
	Exception ID	Boolean Expression	Outputs Excep	otion Handler	Comment				
		<end-of-exception-table></end-of-exception-table>							
	l								
	SMO								
	Equation	Supervisory Logic Equation		Macrocell Configur	ation	Comment			
		<end-of-supervisory-logic-ta< td=""><td>ble></td><td></td><td></td><td></td><td></td><td></td><td></td></end-of-supervisory-logic-ta<>	ble>						
	, Press Insert Ke	ey to insert an instruction abov	e the highlighted step						

図 2-28 シーケンス・コントローラ画面

本画面にて、CPLD Logic(シーケンス・コントローラ)の設計を行ないます。 本画面にて設計したステップ順に、インストラクションが実行されます。

2.19.1 オプション設定

CPLDLogic (シーケンス・コントローラ) では、オプション設定により、より多くのロジックを PLD に実装することが 可能となります。 メニューから[Options]→[LogiBuilder Options]を選択しますと、図 2-30 のようなオプション設 定画面が起動します。



図 2-29 オプション設定画面の起動



ユーリーマーユ / ル(Platform	manage
	Ver

LogiBuilder Options	
Sequence Optimization ① Allow deletion of the last Halt instruction State Machine Encoding ② Binary ③ Gray	OK Cancel
Flip Flop Synthesis	
Default (D/T -Type)	
③ C D-Туре	
🔿 Т-Туре	

図 2-30 オプション設定画面

上記画面が起動しましたら、下記3つの設定を行ないます。

- ⑦ シーケンス最適化の設定をします。 デフォルトでは、最終行に「Halt」インストラクションが入っています。これは、プログラムが偶発的に最終行に到達した場合に、プログラムを終了させるために用いられています(次のステップが無いため)。しかしながら、この「Halt」インストラクションは、1Stepを使用するため、リソースを必要とします。このオプションをチェックすることにより、最後の「Halt」インストラクションの削除を可能にし、最終行を(end-of-program)タブに置き換えます。そしてどのインストラクション(一般に Go To あるいは if-then-else インストラクション)でも最終行に使用することが出来ます。
- 8 ステートマシンのエンコーディング方法を選択します。
 デフォルト設定は、Binary エンコードです。デザインによっては、Gray エンコードを用いることで、
 使用するリソースを少なくすることが出来ます。
- ⑦ フリップフロップ合成設定 通常はデフォルト設定でご利用下さい。



Ver1.11

2.19.3 Pin の定義

「PINS」のアイコンをクリックすると、ピン定義のリストが表示されます(図 2-31)。ここでも、入力と出力の状態について定義することが出来ます。

📕 PAC-Design	er – [Design3.PAC): Sequence and	Supervisory Logic]
<u> </u>	iew <u>T</u> ools <u>O</u> ptions	<u>W</u> indow <u>H</u> elp	
🗅 🖻 🖥 🎒	499172	3, 74 7 +	🖌 🗶 JED 🔂 🚰 🗧
]፼ ∜ ‰ ‰		logic 📃 🖬 🚮	
Step	Sequencer Instruct	Pin Definitions	

図 2-31 PIN 定義画面の起動

2.2, 2.3, 2.4, 2.5 節で行った入出力ピンの設定画面が開きます(図 2-32)、設定を行うタブを選び必要な設定 を行います。

nk 0	Bank 1 Bank 2 E	3ank 3 FPGA Nod	e CPLD Nod	e Analog Inputs	CPLD Inputs C	PLD Oper	
Pin	Schematic Net	Logical Signal	Monitoring	Trip Point Sele	64 us Glitch	Window 🞑	OK
VMO	VMON1	VMON1 A	ΟV	0.075V	Yes	No	
VMO	VMON1	VMON1 B	UV	0.075V	Yes	No	Lancel
VMO	VMON2	VMON2 A	OV	0.075V	Yes	No	
VMO	VMON2	VMON2 B	UV	0.075V	Yes	No	
VMO	VMON3	VMON3 A	OV	0.075V	Yes	No	
VMO	VMON3	VMON3 B	UV	0.075V	Yes	No	
VMO	VMON4	VMON4 A	OV	0.075V	Yes	No	
VMO	VMON4	VMON4 B	UV	0.075V	Yes	No	
VMO	VMON5	VMON5 A	OV	0.075V	Yes	No	
VMO	VMON5	VMON5 B	UV	0.075V	Yes	No	
VMO	VMON6	VMON6 A	OV	0.075V	Yes	No	
VMO	VMON6	VMON6 B	UV	0.075V	Yes	No	
VMO	VMON7	VMON7 A	ΟV	0.075V	Yes	No	
VMO	VMON7	VMON7 B	UV	0.075V	Yes	No	
VMO	VMON8	VMON8 A	ΟV	0.075V	Yes	No	
VMO	VMON8	VMON8 B	UV	0.075V	Yes	No	
VMO	VMON9	VMON9 A	ΟV	0.075V	Yes	No	
VMO	VMON9	VMON9 B	1IV	0.075V	Yes	No 🗵	

図 2-32 ピンの定義編集画面



Feb.2012

2.19.5 インストラクションの設定方法

29ページの、図 2-28のような CPLD Logic(シーケンス・コントローラ)画面にてインストラクションの追加を行なう には、挿入前のシーケンスをハイライトし、メニューの Edit→Insert Instruction をクリック(またはキーボードの Insert キーを押)します(図 2-33)。図 2-33の例では、ハイライトされた Step2と Step1の間に選択したシーケンス が挿入されます。

インストラクションの削除を行なうには、削除したいシーケンスをハイライトし、メニューの Edit→Delete Instruction をクリックします。

ステートマシンを複数組実装させることが可能です。複数のステートマシンを実装させる場合は、メニューの Edit→Multiple State Machines をクリックし、State Machine Name の項で適当な名前を付けて保存します。



図 2-33 インストラクションの追加

その後、追加するインストラクションの選択画面が起動します(図 2-34)。



図 2-34 追加するインストラクションの選択画面

上記画面にて追加したいインストラクションをハイライトし、OK ボタンをクリックしますとインストラクションが追加 されます。各インストラクションの内容について、次ページから説明いたします。 また、各インストラクションの設定方法について 0~0 にて説明いたします。



Ver1.11

Output: 出力をセットもしくはリセットします。

→ 電源へのイネーブル制御や、CPU リセット等に使用します。

Wait for <Boolean Condition>: 定義したブーリアン条件が成立するまで待機します。

→ 電源の安定や FPGA のコンフィグレーションの完了まで待機する等に使用します。

Wait for AGOOD:デフォルトで"Wait for AGOOD"というインストラクションが入っています。この AGOOD 信号は、 パワーオンリセット後に、VMON 入力のコンパレータの自動キャリブレーション、ディジタル・グリッチフィルタの初期 化が完了したことを示します。VMON 入力を使用する全てのロジックは、AGOOD 信号がアクティブになるまで必ず 待機する必要があります。

誤って、"Wait for AGOOD" インストラクションを削除してしまった場合は、Wait for インストラクションの追加により 復旧できます。

Wait for <Timeout Value>: タイマーが満了するまで、このステップで待機します。 →リセット信号の引き延ばしや、シーケンスの遅延制御等に使用します。

Wait for <Boolean Condition> With Timeout: 定義したブーリアン条件が成立するか、タイマー満了までこのステップ で待機します。その後イベントタイプに応じて他のステップにジャンプします。

→ 規定時間内に監視電源の立ち上がりを待つ為や、パワーダウン中にプロセッサからのレスポンス待機等に使用 します。

Halt: 無条件にこのステップで動作停止

→ 電源立ち上げ時のシーケンス完了後に、例外処理が発生するまでシーケンス制御を停止させる場合や、完全に シーケンス制御が完了して動作を停止させる場合に使用します。

Halt (end-of-program): プログラムの終了を示します。

→ プログラムが偶発的に最終行に到達した場合に、プログラムを終了させるために用いられています(次のステップが無いため)。このインストラクションは、オプション設定により削除が可能です(2.19.1 参照)。

NOP: ノーオペレーション

→ タイマー動作を連続したステップで使用できないため、タイマー動作前に1ステップジャンプするために使用しま す。

If / Then / Else: ブーリアン条件をチェックし、結果により指定したステップにジャンプします。 → 条件付きのプログラム・フロー制御指示

If / Then / Else With Timeout: ブーリアン条件のチェック結果とタイマーの満了に基づいて3つのジャンプを持つインストラクションです。このインストラクションを使用するためには、予め "Start Timer"インストラクションにてタイマーをスタートさせておく必要があります。

→ 規定時間内に、電源が立ち上がるまで待機する場合等に使用します。

Go To <step x>: 指定したステップにジャンプします。

→ 無条件でステップをジャンプする場合に使用されます。

Start Timer: 指定したタイマーをスタートします。※

→ このインストラクションは、"If / Then / Else With Timeout"インストラクションと共に使用されます。

Stop Timer: 指定したタイマーをストップします。※
→ 指定したタイマーを強制終了するために使用されます。



※ Stop Timer/Stop Timer インストラクションを使用する場合、Timer Gate のピンタイプを JK にする必要があります(設定方法は 3.1.2 節参照)。



上記インストラクションに加えて、シーケンス・コントローラには以下の2つの擬似インストラクションがデフォルトで 追加されています。

Begin Startup Sequence: スタートアップ・シーケンスの開始を明示します。

→このシーケンスは削除可能で有り、削除することによりステップ数(リソース使用率)を削減することが可能です。 ただし、最初のインストラクションを Wait for Timeout Value にすることは出来ませんので、その場合は Wait for AGOOD にするか、Begin Startup Sequence を残すかにしてください。

重要: Ver5.1 以降の PAC-Designer では本命例は割り込み不可 (Interruptible 項が "no") としております。

Begin Shutdown Sequence: シャットダウン・シーケンスの開始を明示します。 →このインストラクション以降に追加させるインストラクションは、割り込み許可設定のデフォルト値がディセーブ ルとなります(このインストラクションは削除可能です)。

コラム: 電源投入直後の動作と "Begin Startup Sequence" "Begin Shutdown Sequence" について

シーケンス設計のために PAC-Designer を開始すると、"Begin Startup Sequence"、"Wait for AGOOD"、"Begin Shutdown Sequence"、"Halt"などの行がデフォルトで入っています。これは設計者が所望の処理のために命令を追加・記述編集する際に、どこに挿入していけば良いかが容易に判るためというのが元々の目的の一つです。

このうち必須な命令が "Wait for AGOOD"、殆どの場合必要なものが "Halt" ですが、"Begin Startup Sequence"と "Begin Shutdown Sequence"は本来なくても構いません(但し最初のインストラクションをWait for Timeout Value にする ことは出来ません)。AGOOD はパワーオンリセット後に、VMON 入力のコンパレータの自動キャリブレーション、ディ ジタル・グリッチフィルタの初期化が完了したことを示す信号です。VMON 入力を使用する全てのロジックは、AGOOD 信号がアクティブになるまで必ず待機する必要があります。従って、ユーザの全ての命令はこの後に挿入することを期 待しています。

"Begin Startup Sequence"行はコンパイル後には NOP として扱われますが、PAC-Designer のバージョンによって、 割り込みを許容するかしないか(Interruptible 項が ver4.9.9a までは"yes"、ver5.1 以降は"no")異なっており、これを 変更することはできません。Ver4.9.9a 以前のツールをご使用の場合は以下の注意が必要です。

仮に例外処理を開始するための条件として "監視対象の電源系統が所定の電圧値以下になった場合" ((NOT VMON1) OR (NOT VMON2) 等)を考えます。当然のことながら、ボードレベルで電源が投入された直後はこの条件 が成立しますので、AGOODのアサート前に、例外処理が開始されることになります。即ちデバイス内部の初期化処理 が完了しないにもかかわらず、例外処理を実行するという状況に陥ります。

例外処理の条件としてこのように記述・設計することは、必ずしも特異とは言えません。従ってそうせざるを得ないケースでは、"Begin Startup Sequence"の行を削除することがより妥当です。



Ver1.11

2.19.6 インストラクションの設定方法(Output)

Output インストラクションを選択した場合、図 2-35 のように<no outputs specified>と表示されます。

-			
PAC-Design	er - [Design1.PAC: Sequence	and Supervis	ory Logic] -
<u> </u>	iew <u>T</u> ools <u>O</u> ptions <u>W</u> indow <u>H</u> el ;	þ	
🗅 🖻 🖥 🎒	4 Q Q 1 2 3 4 1	+ 🗶 jed	☆ 🖻 🔶 -
國世生	EG DC 🕮 PINS logic 🚉 📝		
Step	Sequencer Instruction	Outputs	Interruptible
SMO Step 0	Begin Startup Sequence		no
SM0 Step 1	Wait for AGOOD		no
SMO Step 2	<no outputs="" specified=""></no>		no
SMO Step 2 SMO Step 3	<no outputs="" specified=""> Begin Shutdown Sequence</no>		no no
SMO Step 2 SMO Step 3 SMO Step 4	<pre><no outputs="" specified=""> Begin Shutdown Sequence Halt (end-of-program)</no></pre>		no no no
SMO Step 2 SMO Step 3 SMO Step 4	<pre><no outputs="" specified=""> Begin Shutdown Sequence Halt (end-of-program)</no></pre>		no no no
SMO Step 2 SMO Step 3 SMO Step 4	<no outputs="" specified=""> Begin Shutdown Sequence Halt (end-of-program)</no>		no no no

図 2-35 Output インストラクション追加後の画面

上記画面にてく no outputs specified >の行をダブルクリックしますと、図 2-36 のような出力信号の状態を編集 する画面が起動します。

	Edit "Outp	put ^{er} properties	
1	Outputs HVOUT1 HVOUT2 HVOUT3 HVOUT3 HVOUT4 OUT5 = 1 OUT6 OUT7 OUT8		OK Cancel
	In use:	 Change this output signal this instruction 	
	Pin Type:	Registered, JK-type flip-flop	
	Set Value:	 Turn on / Assert Turn off / Deassert 	
	Exceptions:	\bigcirc Instruction is interruptible by an exception	
	Comment		

図 2-36 Output インストラクションの設定画面

上記画面が起動しましたら、下記3つの設定を行ないます。

- 出力状態を変更したい信号を選択し、「Change this output signal this Instruction」にチェックをつける。
- ② High レベルを出力するか、Low レベルを出力するか選択する。
- ③ 割り込み可能か否かを指定する(チェックを入れると割り込み可能)。



Ver1.11

重要:図 2-36の "Outputs" 候補としてタイマーを強制リセットする信号 TIMER<n>_GATE (<n>; 1~4)が表示されますが、これは使用しないで下さい。タイマーの開始・停止処理は "Start Timer" や "Stop Timer"で実現します。特に例外処理で本信号を操作すると予期しない動作をする可能性があります。

コラム: 例外処理とTIMERn_GATE 信号の操作について

TIMERn_GATE という信号は下図の様に、内蔵タイマーのクロック・イネーブルとタイマーカウンタ値の LOADn 制御を行うためのマクロセル出力です。

元来本出力は正規シーケンス内で操作し、シーケンサ本体のステートによってマクロセル出力を生成す ることを期待しています。仮に例外処理(Exception)内にて本信号の値を操作すると、シーケンサ本体から の制御と競合する(不一致になる、或いは意図しないタイミングでリセット/ロード・トリガされる)場合が生じ得 ます。そうするとクロック・イネーブルと値のロードが正常に(意図した通りに)行われないこととなり、従ってタ イマー動作が予測不能となり、結果としてシーケンサ入力の "AND Array" で正しい状態遷移のための論 理が構成できないこととなります。すなわち誤動作する(期待動作と異なる、或いは想定していない状態遷 移を引き起こす)可能性が大きくなります。

以上より特に例外処理内での TIMERn_GATE 信号の直接操作を行うべきではないと言えます。実際にタ イマーを制御する場合、Start Timer / Stop Timer という命令が用意されていますので、その開始と停止は これを用いることによって実現できます。例外処理内であれ、正規シーケンスであれ、基本的に TIMERn_GATE 信号は直接操作しないことを強く推奨します。




Feb.2012

2.19.7 インストラクションの設定方法(Wait for Boolean Condition)

Wait for Boolean Condition インストラクションを選択した場合、図 2-37 のように Wait for

くbooleanExpr>と表示されます。

📕 PAC-Design	er - [Design1.PAC: Sequence	and Supervis	ory Logic]
<u> </u>	iew <u>T</u> ools <u>O</u> ptions <u>W</u> indow <u>H</u> el	lp.	
🗅 🖻 🖥 🎒	4991234	. + 🗶 jed	☆ 🖗 🗧 -
]፼ ∜ [#] a [#] a	🖅 🛛 📴 🖉 🖳 🕅 🖼 📝		
Step	Sequencer Instruction	Outputs	Interruptible
SM0 Step 0 SM0 Step 1	Begin Startup Sequence Wait for AGOOD		no no
SM0 Step 2	Wait for <booleanexpr></booleanexpr>		no
SMO Step 3	Begin Shutdown Sequence		no
SM0 Step 4	Halt (end-of-program)		no

図 2-37 Wait for Boolean Condition インストラクション追加後の画面

上記画面にて Wait for <booleanExpr>の行をダブルクリックしますと、図 2-39 のような画面が起動します。

	Edit "Wait For Bool" properties		×
	Instruction Preview		ок
	Instruction	Outputs	
	Wait for <booleanexpr></booleanexpr>	·	Cancel
	Edit Boolean Expression	Output Control	
3	Instruction is interruptible by an exception		
	Comment		

図 2-38 Wait for Boolean Condition インストラクションの設定画面 1

上記画面が起動しましたら、下記3つの設定を行ないます。

- "Edit Boolean Expression"をクリックすると、次ページの図 3-16 画面が起動し、論理式の編集ができます(詳細は次ページ)。
- ② 必要に応じ、"Output Control"をクリックすると、前ページの図 3-13 画面が起動し、①で編集する論 理式に連動した出力が設定可能です。
- ③ 割り込みを可能にする場合は、「Instruction is interruptible by an exception」をチェックします。



Boolean Expression Editor	×
Boolean Expression	OK
VMON1_A AND VMON2_B	Cancel
AND OR NOT XOR ()	
Double-click to add available items to expression	
VMON1_A VMON1_B VMON2_A	
VMDN2_B VMON3_A VMON3_B VMON4_A VMON4_B	

図 2-39 Wait for Boolean Condition インストラクションの設定画面 2

上記画面にて信号名や AND、OR と言った論理演算子をダブルクリックして追加し、論理式を編集します。例 えば "VMON1_A" をダブルクリックし、"AND" をクリックした後、"VMON2_B" をダブルクリックすると、Boolean Expression = VMON1_A AND VMON1_B となります。編集後 OK をクリックし、図 3-38 画面へ戻ります。



2.19.8 インストラクションの設定方法(Wait for Timeout Value)

Ver1.11

Wait for Timeout Value インストラクションを選択した場合、図 2-40 のように Timer1 を使用した場合のインスト ラクションが追加されます。

PAC-Design	er - [Design1.PAC: Sequence	and Supervise	ory Logie]
<u> </u>	iew <u>T</u> ools <u>O</u> ptions <u>W</u> indow <u>H</u> elp	þ	
🗅 🖻 🖥 🎒	4 Q Q 1 2 3 4 1	+ 🗶 jed	
]፼ ∜ ^µ a ¼a	E DC- E PINS Logic E F		
Step	Sequencer Instruction	Outputs	Interruptible
SMO Step 0	Begin Startup Sequence		no
SMO Step 1	Wait for AGOOD		no
SM0 Step 2	Wait for 1966.08ms using timer 1		no
SMO Step 3	Begin Shutdown Sequence		no
SM0 Step 4	Halt (end-of-program)		no

図 2-40 Wait for Timeout Value インストラクション追加後の画面

上記画面にて Wait for ***ms using timer 1の行をダブルクリックしますと、図 2-41のような画面が起動します。

Edit "Wait for Timeout" pro	operties 🛛 🛛
Timeout:	ОК
Timer 1 1966.08ms timeout Timer 2 1966.08ms timeout Timer 3 1966.08ms timeout	Cancel
Edit Timeout properties	
Outputs	
	Output Control
Instruction is interruptible by ar	n exception
Comment	

図 2-41 Wait for Timeout Value インストラクションの設定画面

上記画面にて使用するタイマーを選択します。また、「Edit Timeout properties」をクリックしますと、タイマーの 設定画面が起動します。タイマーの設定方法については、2.6節タイマー&クロックを参照ください。

割り込みを可能にする場合は、「Instruction is interruptible by an exception」をチェックします。



2.19.9 インストラクションの設定方法(Boolean Condition with Timeout)

Ver1.11

Boolean Condition with Timeout インストラクションを選択した場合、図 2-40 のように Timer1 を使用した場合 のインストラクションが追加されます。

🗾 PAC-Design	er - [Design1.PAC: Sequence	and Supervise	ory Logie]
<u> </u>	iew <u>T</u> ools <u>O</u> ptions <u>W</u> indow <u>H</u> elp	þ	
🗅 🖻 🖶 🎒	49912341	+ 🗶 jed	
]፼ ∜ ‰ ‰	🗄 🛛 📴 🖉 💷 🕅 🖽		
Step	Sequencer Instruction	Outputs	Interruptible
SMO Step 0	Begin Startup Sequence		no
SMO Step 1	Wait for AGOOD		no
SMO Step 2	Wait for <booleanexpr> or 1966.08 If Timeout Then Goto 0</booleanexpr>		no
SMO Step 3	Begin Shutdown Sequence		no

図 2-42 Boolean Condition with Timeout インストラクション追加後の画面

上記画面にて Wait for 〈BooleanExpr〉 or *******ms using timer 1 の行をダブルクリックしますと、図 2-43 のよう な画面が起動します。

Edit "Wait For Bool with Timeout" properties	×
Instruction Preview	ОК
Instruction Outputs	
Watror (BooleanExpr) or 1966.08ms using Timer T If Timeout Then Goto 0	Lancel
1 Edit Boolean Expression 2 Output Contro)
Timeout if above condition is not satisfied by this time	
Timer 1 1966.08ms timeout Timer 2 1966.08ms timeout Timer 3 1966.08ms timeout Timer 4 1966.08ms timeout	<u>.</u>
On Timeout Goto Sequencer ste Step 0 • 4 with Outputs	
5 Instruction is interruptible by an exception Comment	_

図 2-43 Boolean Condition with Timeout インストラクションの設定画面

上記画面が開きましたら、下記5つの設定を行ないます。

- ① Edit ボタンを押し、ブーリアン形式の論理式の設定を行なう(設定方法は、0節と同様)。
- ② 出力設定の選択を行なう(設定方法は 3.1.4 節と同様)。
- ③ タイマーの選択を行なう(設定方法は、0節と同様)。
- ④ タイムアウトした場合の、どのステップに移行するかを設定する(同時に出力設定も可能)。
- ⑤ 割り込み可能か否かを指定する。



Feb.2012

2.19.10 インストラクションの設定方法(If/Then/Else)

If / Then / Else インストラクションを選択した場合、図 2-44 のように If <booleanExpr> Then Goto 0 Else Goto 0 と表示されます。



図 2-44 If/Then/Else インストラクション追加後の画面

上記画面にて If <booleanExpr> Then Goto 0 Else Goto0 の行をダブルクリックしますと、図 2-45 のような画面 が起動します。

	Conditional branch (IfThenElse) Instruction Preview	
	Instruction	Outputs
	If <booleanexpr> Then Goto 0 Else Goto 0</booleanexpr>	Cancel
	1 Edit Boolean Expression	Output Control
⊛ {	Then Goto Step 0 • (3)	uts
ų	Else Goto Step 0 vith Output	uts
4	☐ Instruction is interruptible by an exception	
	Comment	
	1	

図 2-45 If/Then/Else インストラクションの設定画面

上記画面が開きましたら、下記4つの設定を行ないます。

- ① Edit ボタンを押し、ブーリアン形式の論理式の設定を行なう(設定方法は、0節と同様)。
- ② 出力設定の選択を行なう(設定方法は 3.1.4 節と同様)。
- ③ ①の条件が成立した場合(Then)と成立しない場合(Else)の、ステップの移動先を設定する(同時に出力設定も可能)。
- ④ 割り込み可能か否かを指定する。



2.19.11 インストラクションの設定方法(If / Then / Else with Timeout)

Ver1.11

If / Then / Else with Timeout インストラクションを選択した場合、図 2-46のように If <booleanExpr> Then Goto 0 Else If Timer1 Then Goto 0 と表示されます。



図 2-46 If / Then / Else with Timeout インストラクション追加後の画面

上記画面にて If <booleanExpr> Then Goto 0 Else If Timer1 Then Goto 0 の行をダブルクリックしますと、図 2-47 のような画面が起動します。①~⑤については同時に出力設定も可能です。

	Edit "UThenElse with Timeout" Properties Instruction Preview	
	Instruction Outputs If chooleanExpr> Then Goto 0 Else If Timer 1 Then Goto 0 Else Goto 0 Else Goto 0	Cancel
	Image: Edit Boolean Expression Image: Output Control On Condition Goto Sequencer step Step 0 2 with Outputs	
	Timeout if above condition is not satisfied by this time Timer 1 1966.08ms timeout Timer 2 1966.08ms timeout Timer 3 1966.08ms timeout Timer 4 1966.08ms timeout	
	On Timeout Goto Sequencer step 4 Step 0 • 4 with Outputs	
	Else Goto Sequencer step 5 Step 0 - 5 with Outputs	
6	Instruction is interruptible by an exception Comment	

図 2-47 If/Then/Else with Timeout インストラクションの設定画面

上記画面が開きましたら、下記6つの設定を行ないます。

- ① Edit ボタンを押し、ブーリアン形式の論理式を設定する(設定方法は、0節と同様)。
- ② ①の条件が成立した場合(Then)の、ステップの移動先を設定する。
- ③ タイマーの選択を行なう(設定方法は、0節と同様)。
- ④ 選択したタイマーが満了している場合の、ステップの移動先を設定する。
- ⑤ 選択したタイマーが満了していない場合の、ステップの移動先を設定する。
- ⑥ 割り込み可能か否かを指定する。

・本インストラクションでは、タイマーは開始しませんので Start Timer インストラクションにて Timer をスタートさせておく必要があります。



Feb.2012

2.19.12 インストラクションの設定方法(Goto)

Goto インストラクションを選択した場合、Go to Step0と表示されますので、Go to Step0の行をダブルクリックしますと、図 2-48のような画面が起動します(下記は Outputs で2系統の出力制御を設定済みの画面例です)。

	Edit "Goto" instruction properties	
	Step number	ок
1	Step 0	Cancel
	Outputs	
	HVOUT1 = 0 OUT6 = 1	put Control
3	Instruction is interruptible by an exception	
	Comment	

図 2-48 Goto インストラクションの設定画面

上記画面が開きましたら、下記3つの設定を行ないます。

- ① 移動先のステップを選択します。
- ② 必要に応じて、出力設定を行なう。
- ③ 割り込み可能か否かを指定する。



Feb.2012

2.19.13 インストラクションの設定方法(Start Timer/Stop Timer)

Start Timer もしくは Stop Timer インストラクションを選択した場合、Start Timer 1(***ms)もしくは、Stop/Reset Timer1 と表示されますので、この行をダブルクリックしますと、図 2-49 のような画面が起動します。

	Start Timer 🔀
	Timeout: OK
	Timer 1 1966.08ms timeout Timer 2 1966.08ms timeout Timer 3 1966.08ms timeout Timer 4 1966.08ms timeout
	② Edit Timeout properties
	Outputs
3	Output Control
	④ 🔲 Instruction is interruptible by an exception
	Comment

図 2-49 Start Timer/Stop Timer インストラクションの設定画面

上記画面が開きましたら、下記4つの設定を行ないます。

- ① 使用するタイマーを選択する。
- ② この画面からも必要に応じてタイマーの設定を変更可能。図 2-8 の右側と同様の画面が開き、0 節に記載の方法と同様にタイマーの設定を行なうことが可能。
- ③ 必要に応じて、出力設定を行なう。
- ④ 割り込み可能か否かを指定する。

Start Timer および Stop Timer は、If / Then / Else with Timeout インストラクションや Wait for Boolean インストラクションと組み合わせて使用します。タイマーがリセット時および満了前は内部の Timer<n>_TC 信号が"0"となり、タイマーが満了すると"1"となります。

Start Timer / Stop Timer インストラクションを使用する場合、Timer Gate のピンタイプを JK にする必要があります。



Feb.2012

2.19.14 インストラクションの設定方法(例外処理)

例外処理を追加するには、シーケンスの下の枠に表示されている<end-of-exception-table>の行をダブルク リックします。



図 2-50 例外処理の設定の起動

<end-of-exception-table>の行をダブルクリックしますと、図 2-50のようにif <booleanExpr>という1行が追加さ れますので、この行をダブルクリックして、図 2-51のような設定画面を起動します。

	OK Cancel
Edit 🕦	Cancel
Exception will make sequencer go to Step 0 💽 🖉	
(Jump only occurs when instruction is Interruptible)	
Outputs controlled by expression	
(Outputs are active at all times; interruptible flag is ignored).	
HVOUT1 HVOUT2 HVOUT3 HVOUT4	
In use: 🔲 Change this output signal	
3 Set Value: C Asynchronously set to 1 when expression is true. (RS I	FF)
C Asynchronously set to 0 when expression is true. (RS-	FF)
C Synchronously follows expression. (D-FF)	
Synchronously follows inverse of expression. (D-FF Employed Control of Con	ulation)
Comment	

図 2-51 例外処理の設定画面

上記画面が開きましたら、下記3つの設定を行ないます。

- ① Edit ボタンを押し、ブーリアン形式の論理式の設定を行なう(設定方法は、0節と同様)
- ② ①の条件が成立した場合(Then)の、ステップの移動先を設定する。
- ③ 出力信号の状態を変化させる場合は、出力信号を選択し、変化後の出力状態を設定します。



Feb.2012

2.19.15 監視ロジック出力回路の生成(Supervisory Logic Equation)

監視ロジック出力回路(ステップ実行とは関係なく常時監視)を追加するには、シーケンス・コントローラの下の枠に表示されている<end-of-supervisory-logic-table>の行をダブルクリックします。

1				
	Equation	Supervisory Logic Equation		Macrocell Configuration
	EQ 0	HVOUT1 = <booleanexpr></booleanexpr>	N	Output, registered, JK flip-flop
		<pre><end-of-supervisory-logic-table></end-of-supervisory-logic-table></pre>	<u> </u>	
			11-	

図 2-52 監視ロジック出力回路設定画面の起動

<end-of- supervisory-logic -table>の行をダブルクリックしますと、図 2-53のように HVOUT= <booleanExpr>という1行が追加されますので、この行をダブルクリックして、図 2-54のような設定画面を起動します。

	Supervisory Logic Equation Entry
	Output Macrocell OK
1	HVOUT1 Output, registered, JK flip-flop
	Type of assignment
2	OUTx = <boolexpr> (combinatorial)</boolexpr>
	Boolean Expression (3) Edit
	Comment:

図 2-53 監視ロジック出力回路の設定

上記画面が開きましたら、下記3つの設定を行ないます。

- ① 組み合わせ論理を出力するピンを指定します。
- ② アサインのタイプを選択します。
- ③ Edit ボタンを押し、ブーリアン形式の論理式の設定を行なう(設定方法は、0節と同様)。

出力ピンのタイプと、アサインタイプの組み合わせには制限があります。表 2-1 にて可となっている組み合わ せのみ可能です。必要に応じて、ピンタイプの定義を変更してください。

表 2-1 ピン定義とアサインタイプ

		その他注意点		
アサインタイプ	Pin=JK FF	Pin=D-type FF	Pin=Combinatorial	-
Combinatorial	不可	不可	可	-
D	不可	可	不可	-
.ap (async set to 1)	可	可	不可	Active High
.ar (async reset to 0)	可	Ъ	不可	Active High



Ver1.11

2.20 FPGA Logic (FPGA ロジック)

FPGA ロジック部の設計方法は、2.1節で選択した設計手法により異なります。3

2. 20. 1 PAC-Designer - LogiBuilder フロー

この手法では、HDLや回路図入力を必要としません。FPGA 部の設計も、2.2 節で CPLD Logic 部の設計 と同様に、LogiBuilder を使用します。

各デバイスのメインウインドウにて、FPGA Logic (FPGA ロジック)部をダブルクリックすると、図 2-54 の LogiBuilder 画面が起動します。LogiBuilder を用いた設計手法については、2.2 節を参照下さい。

	PAC-Designer - [resi2.PAC: Sequence and Supervisory Logic (FPGA - Beta)]								
	 🗃								
our	DC-	Step	Sequencer Instruction			Outputs	Inte	Comment	
PINS	DC	SM0 Step 0	Begin Startup Sequence	9			no	FPGA Logic reset	
logic	0	SM0 Step 1 SM0 Step 2	Begin Shutdown Sequer Halt (end-of-program)	ice			no		
≣↓		0.00 0.000 2	nak one or program				110		
Z									
		۲]							
		Exception ID	Boolean Expression	Outputs	Exception Handler	Comment			
			<end-of-exception-table></end-of-exception-table>						
		SMO							
		Equation	Supervisory Logic Equation		Macrocell Co	onfiguration	Comment		
			<end-of-supervisory-logic-ta< th=""><th>able></th><th></th><th></th><th></th><th></th><th></th></end-of-supervisory-logic-ta<>	able>					
		Press Insert K	ey to insert an instruction abo	ve the highlighted ste	p				

図 2-54 LogiBuilder 画面



Feb.2012

2. 20. 2 PAC-Designer - Text Editor / Schematic Editor フロー

HDLや回路図によりデザインをエントリします。設計時のUIはPAC-Designerを使用しますが、バックグラウンドで論理合成ツールや回路図エディタを使用します。その為、PAC-Designerの他に Lattice 社開発ツール DAIAMOND のインストールが必要です。DAIAMOND のインストール、及び詳しい操作方法については、下記のDAIAMOND 日本語マニュアルをご参照下さい。

弊社 HP より、ドキュメント=>日本語ドキュメント=>ソフトウェアマニュアルより、DAIAMOND の項もしくは、直接 下記のアドレスを参照下さい。

http://www.latticesemi.co.jp/docs/toolmanuals/diamond/index.cfm

各デバイスのメインウインドウにて、FPGA Logic (FPGA ロジック) 部をダブルクリックすると、図 2-54の File List Manager 画面が起動します。

PAC-Designer - Itest2.PAC: File List Manager	
PHS PC Design Name C:\#sccHdesign\test2\test2.PAC	1
Top Module test2	
Files for General Purpose Logic	
Include in Compiling Source File Name	
Source New Source Import Source Open Source Remove Save Design	
Ready	

図 2-55 File List Manager 画面

新規にデザインを作成する場合は"Source New"を選択し、エントリの種類を選択しデザインを作成します。 別途作成済の HDL や、DAIAMOND で作成済の回路図(拡張子 sch)を取り込む場合は、"Source Import"を 選択し、エントリの種類を選択しデザインを取り込みます。Top Module には最上位階層となるモジュール名を設 定します。



Ver1.11

このフローの場合、下記何れかの方法で FPGA Logic 部のピンアサインを設定します。

方法1. 制約ファイル"lpf"での設定方法

制約ファイル"lpf"を直接編集してピンアサインを設定します。"lpf"はプロジェクトフォルダ => project_name_FPGAFiles => "Top Module Name(図 2-55 で指定)".lpf としてテキストファイルで準備されています。lpf には下記フォーマットでピン配置を行います。

LOCATE COMP "ピン名" SITE "ピン番号";

例

ポート"PORT_A"を BGA パッケージの"A10"ピンにアサインする場合
LOCATE COMP "PORT_A" SITE "A10";
ポート"PORT_B"を QFP パッケージの"34"ピンにアサインする場合
LOCATE COMP "PORT_B" SITE "34";



Ver1.11

方法 2. HDL ソースでの設定方法

HDL ソース内でもピンアサインの設定を行う場合の記述は言語および論理合成ツールによって異なります。 なお、HDL ソース内での設定と制約ファイル内の設定が異なる場合、上記制約ファイル"lpf"の設定が優先さ れます。

VHDL での設定方法

attribute LOC: string; attribute LOC of ポート名: signal is "ピン番号";

例

entity LOCEXAMPLE is	
RST : in std logic:	
CLK : in std_logic;	
•	
DTO : out std_logic_vector	(2 downto 0)
);	
attribute LOC	: string;
attribute LOC of RST	: signal is "31" ;// QFP パッケージの場合の記述例
attribute LOC of CLK	: signal is "A10" ;// BGA パッケージの場合の記述例
attribute LOC of DTO	: signal is "A1, A2, A5" ;// バスの記述例
//","で区切ってピン番号:	を羅列。

--// ","の後にブランクを入れるとエラー

Verilog HDL での設定方法

input/output 宣言// synthesis LOC = "ピン番号" または input/output 宣言/* synthesis LOC = "ピン番号" */

例

module LOCTEST (RST, CLK, ..., DTO); input RST ; // synthesis LOC = "A10" input CLK ; /* synthesis LOC = "31" */



Feb.2012

2. 20. 3 PAC-Designer and DAIAMOND 70-

HDLや回路図によりデザインをエントリします。FPGA部の設計には、別途DAIAMONDを別途使用します。 Lattice 社開発ツール DAIAMOND のインストールが必要です。DAIAMOND のインストール、及び詳しい操作方法については、下記の DAIAMOND 日本語マニュアルをご参照下さい。

弊社 HP より、ドキュメント=>日本語ドキュメント=>ソフトウェアマニュアルより、DAIAMOND の項もしくは、直接 下記のアドレスを参照下さい。

http://www.latticesemi.co.jp/docs/toolmanuals/diamond/index.cfm

DAIAMOND ではプロジェクトを新規作成し、Jedec 生成までを含めた設計を完了させておきます。 DAIAMOND でのプロジェクト作成時デバイス選択は、Platform Manager よりデバイスを選択します。

FPGA部のデザイン完了後、PAC-Designer にてそのデザインを取り込みます。2.1節のFPGAロジック開発環境の選択画面にて、PAC-Designer and DAIAMOND を選択し、プロジェクト名とプロジェクト・ディレクトリを設定します(図 2-56)。

Environment Setting	×					
Environment Settings	ОК					
FPGA LogiBuilder Generate HDL	Cancel					
Verilog HDL O VHDL						
Synthesis Tool						
Synplify synthesis C Lattice LSE synthesis	is					
Path C:¥lscc¥diamond¥1.4¥syr	pbase Browse					
HDL Simulator Tool path C:¥lscc¥diamond¥1.4¥act	ive-hdl¥bin Browse					
Project Settings						
Preferred Design Tool						
C PAC-Designer						
C Text Editor / Scher	natic Editor					
PAC-Designer and Diamond						
JEDEC File Name(full path) esign¥test4¥impri1¥test4	impri1.jed					
DAC Update Delay (For all Trim outputs) 580 us	-					

図 2-56 File List Manager 画面



Ver1.11

2.21 UES エディタ

各デバイスの UES エディタ部をダブルクリックすると図 2-57 のような画面が起動します。ここで、設定したい bit を選択した状態で Toggle ボタンをクリックするか、各ビットをダブルクリックすると値が"0","1"交互に変化し ますので、各ビット値を設定します。



図 2-57 UES エディタ

設定が完了しましたら、OK ボタンを押して終了します。



Ver1.11

3 コンパイル

3.1 コンパイル方法

CPLD Logic と FPGA Logic の設計が完了しましたら、フロー毎にいずれかの方法でコンパイルを実行します。

3.1.1 PAC-Designer - LogiBuilder フローの場合

PAC-Designer の CPLD Logic もしくは、FPGA Logic の画面で、2つの方法によりコンパイルを実行することができます(図 3-1)。

- ① メニューから[Tools]→[Compile LogiBuilder Design]を選択する。
- ② Compile Design アイコンをクリックする。



3.1.2 PAC-Designer - Text Editor / Schematic Editor フローの場合

PAC-Designerの CPLD Logicの画面で、2つの方法によりコンパイルを実行することができます(図 3-1)。

- ① メニューから[Tools]→[Compile LogiBuilder Design]を選択する。
- ② Compile Design アイコンをクリックする。

PAC-Designer の FPGA Logic の画面も、2つの方法によりコンパイルを実行することができます(図 3-2)。

- ① メニューから[Tools]→[Compile HDL Design]を選択する。
- ② Compile Design アイコンをクリックする。





Feb.2012

3.1.1 PAC-Designer and DAIMOND フローの場合

PAC-Designer の CPLD Logic の画面で、2つの方法によりコンパイルを実行することができます(図 3-3)。

- ① メニューから[Tools]→[Compile LogiBuilder Design]を選択する。
- ② Compile Design アイコンをクリックする。





3.2 コンパイル完了

コンパイルを開始するとMS-DOS 画面が起動し、正常に完了すると図 3-4 のような画面が表示されますので、 OKボタンを押してコンパイルを終了します。コンパイルの詳細レポートを見るには、Click here to see fitter report をクリックします。

Compilation Result	×
Your design compiled and fitted successfully!	OK]
Click here to see the fitter report.	
NOTE: Click on the 'JED' button in the toolbar to save a Jedec file for this design. This copies the latest CPLD fusemap, FPGA fusemap (Platform Manager ONLY) and the current analog settings information into the Jedec file.	

図 3-4 コンパイル成功画面

CPLD Logic に問題がある場合は、図 3-6のような画面が表示され、OKをクリックするとエラー内容が表示されますので、エラーを修正し、再度コンパイルを実施します。



図 3-5 コンパイル失敗画面

FPGA Logic に問題がある場合は、図 3-6 のような画面が表示され、Clic here for more details! をクリックするとエラー内容が表示されます。OK をクリックしこのウィンドウを閉じます。エラーを修正し、再度コンパイルを実施します。

Compil	ation Result 🛛 🛛 🔀
(į)	Your design failed to compile!
	Click here for more details!

図 3-6 コンパイル成功画面



Ver1.11

3.2.1 エラー、ワーニングと対処方法

本節ではコンパイル時に CPLD Logic 部で良く出るエラーメッセージについて説明します。

Error 3: Instructions that start a timer may not follow one another. This includes WaitFor_Timer or Start_Timer instructions.

WaitFor_Timer や Start_Timer 等のタイマーをスタートさせるインストラクションを連続させた場合に、このエラーが発生します。ソフトウェアの制限によりタイマーを連続して使用することはできません。タイマーインストラクションの間に NOP(No Operation)インストラクションを追加することで対処可能です。

Error 8: At least one OUTPUT instruction is required, with at least one write. Reason: The ABEL language used to implement the PLD requires at least one output.

シーケンス内に OUTPUT インストラクションが一つも無い場合に、このエラーが発生します。少なくとも1つ以上の OUTPUT インストラクションを用いる必要があります。

Error 10: Exception has empty Boolean Expression.

例外処理(Exception)の追加だけされており、Boolean Expression 設定が空の場合表示されます。 設定を完了させるか、使用しない場合は該当行を削除します。

Error 14: Supervisory Logic equation has empty Boolean Expression.

Supervisory Logic equationの追加だけされており、Boolean Expression 設定が空の場合表示されます。設定を 完了させるか、使用しない場合は該当行を削除します。

Error 22: StartTimer requires Timer to be in JK-mode.

Start Timer インストラクション使用時に、使用するタイマーの Timer Gate 信号のタイプが D タイプになっている 場合に、このエラーが発生します。ピンの定義画面にて、該当信号を JK タイプに変更してください(設定方法 は、3.1.2 節を参照)。

上記以外のエラーメッセージが出力された場合は Lattice か代理店の FAE に問い合わせてください。



Feb.2012

4 シミュレーション

4.1.1 CPLD Logic(シーケンス・コントローラ)のシミュレーション

PAC-Designer では、作成した CPLD Logic(シーケンス・コントローラ)のシミュレーションを行なうことが出来ま す。但し、シーケンスをコントロールするディジタル部分のみシミュレーション可能で、センス電源管理部のアナロ グシミュレーションは含みません。PAC-Designer の CPLD Logic の画面にて、以下2つの何れかの方法によりシ ミュレーション波形の入力画面を起動します。

- ① メニューから[Tools]→[Run Waveform Editor]を選択する。
- ② Waveform Editor アイコンをクリックする。



図 4-1 シミュレーション波形入力画面の起動

上記の方法により起動しますと、図 4-2のような画面が表示されます。

💾 POWRI 220 AT8-1-5	St_Seq_RG_Sup_Trm.wdl - PowerManagerWaveformEditor	- 🗆 🛛
<u>Filē E</u> dit <u>V</u> iew <u>H</u> elp		
🗋 🗅 🚅 🔚 🛛 X 🖻 🛍	•	
2000 us/div ->	0 <u></u>	1692 🛆
CLK_IN		_
RESET		_
INP_5V_OK		≡
INP_5V_OVER_LTP		
INP_3V3_OK		
INP_3V3_OVER_LTP		_
BRD_3V3_OK		
BRD_3V3_OVER_LTP		
BRD_2V5_OK		
BRD_2V5_OVER_LTP		
BRD_1V8_OK		
BRD_1V8_OVER_LTP		
VMON6_A		_
I VMON6 B		
Ready	Zoom = 1 18833 u	s //.

図 4-2 シミュレーション波形入力画面

上記画面起動時、入出力信号および CLK_IN(内部クロック)と RESET(アクティブ Low の外部リセット信号)が、 デフォルトでリストアップされます。



Feb.2012

4.1.2 クロックとシミュレーション時間の設定

まず、クロック周波数とシミュレーション時間の設定を行ないます。

図 4-2の波形入力画面にて CLK_IN をダブルクリックしますと、図 4-3のような画面が起動します。

Edit Clock and Sim	ulation Time	
Clock Frequency	⊂ Hz ⊙ kHz	Cancel
Clock Duration	⊂ us ⊙ ms ⊂ seconds	

図 4-3 クロックとシミュレーション時間の設定画面

上記画面が起動しましたら、クロック周波数とシミュレーション実行時間を入力し、OKボタンをクリックします。

4.1.3 入力信号波形の設定

続いて、入力信号の設定を行ないます。 図 4-2の波形入力画面にて入力信号をダブルクリックしますと、図 4-4のような画面が起動します。

Edit INP_5V_OK Waveform						
Waveform Name INP_5V_OK						<u>OK</u>
Initial State (t1) —	Index	Level	Duration	Total Time		Cancel
C HIGH						Delete Segment
						(3) Add Segment
	2 8	iegment	Duration		0 us	(4) Change Segment

図 4-4 入力信号波形の設定

上記画面が開きましたら、下記4つの設定を行ないます。

- ① Initial State で HIGH もしくは LOW を選択する。
- ② Segment Duration に①で選択した値の保持時間を入力します。
- ③ 続いて値を変化させるには、Add Segment ボタンをクリックします。
- ④ Change Segment ボタンをクリックし、保持時間を設定します。



Ver1.11

4.1.4 シミュレーションの実行

シミュレーション波形の入力が完了しましたら、波形を保存しシミュレーションを実行します。 シミュレーションは、以下2つの何れかの方法により実行します。

- ① メニューから[Tools]→[Run PLD Simulator]を選択する。
- ② PLD Simulator アイコンをクリックする。
 - ・ シーケンス・コントローラ画面表示時のみ実行可能です。



図 4-5 シミュレーション波形入力画面の起動

コンパイルを開始すると MS-DOS 画面が起動し、図 4-6 のような画面でシミュレーション結果が表示されます。



図 4-6 シミュレーション結果例



Feb.2012

4.1.5 汎用 HDL シミュレータを使用する方法

シミュレーション・ツールとして汎用のHDLシミュレータを使用することも可能です。ファイルメニューから [File] → [Export]を選択します(図 4-7)。

-	PAG	-Desi	igner -	- [POW	/RI 220 A	T8-1-S	St_Seq_RG
	<u>F</u> ile	<u>E</u> dit	<u>V</u> iew	Tools	<u>O</u> ptions	<u>W</u> indow	<u>H</u> elp
Г	<u>N</u> e	W					Ctrl+N
	Op	en					Ctrl+O
	<u>C</u> lo	se					
	<u>S</u> ave Ctrl+S					Ctrl+S	
	Save <u>A</u> s						
	Import						
	Import ispPAC-POWR1014/A design						
	<u>E</u> xport						

図 4-7 ファイルのエクスポート

Export	×
Export What:	
Verilog File OK	7 3
	- "
SVF File Cancel	
Schematic	-
VHUL File	
Margin/Trim	
Export I o:	
C:\PAC-Designer53\Examples\P0\/R1220AT8-1-SSt_Seq_R(
Blowse	
C Clipboard	

図 4-8 フォーマットの選択

- 図 4-8の画面が開きましたら、下記3つの設定を行ないます。
- ① Export What で VHDL File か Verilog File を選択。
- ② Browse ボタンをクリックし、Export Toの File 欄にファイルの生成場所とファイル名を指定。
- ③ OK ボタンを押し、ファイルを生成する。

尚、汎用 HDL シミュレータ用の POWR デバイスライブラリは、PAC-Designer をデフォルトでインス トールした場合、下記に保存されています。

C:¥PAC-Designer**¥cae_library¥simulation¥verilog¥powr¥src C:¥PAC-Designer**¥cae_library¥simulation¥vhdl¥powr¥src



Ver1.11

4.2 供給電源ランプレートのシミュレーション

PAC-Designer では、HVOUT 出力で制御する供給電源のランプレートをシミュレーションすることが可能です。 まずメニューの「Tools」→「Design Utilities…」を選択しますと、図 4-9 のような画面が起動します。

Design Utilities	×
ispPAC-ExtractFromPacFiles.exe PowerManager_1014_I2C_Utility.exe PowerManager_1220_I2C_Utility.exe PowerManager_6AT6_I2C_Utility.exe PowerManager_HVOUT_Sim.exe PowerManager_WaveformEditor.exe ispPAC80 Filter Configurations Waveform Editor	OK Cancel
Description PAC-Designer Designer Utilites.	

図 4-9 デザイン・ユーティリティ選択画面

上記画面より「PowerManagerHVOUT_Sim.exe」を選択しますと、図 4-10 のような画面が起動します。



図 4-10 高電圧出力 シミュレータ

高電圧シミュレータが起動しましたら、HVOUTからの出力ピンに接続される FET および周辺回路についての パラメータを調整します。



Ver1.11



図 4-11 MOSFETの設定

高電圧シミュレータ画面にて、MOSFET付近をダブルクリックしますと、図 4-12のような画面が起動します。



図 4-12 MOSFET ライブラリ

上図の画面が起動しましたら、一覧から MOSFET を選択します。 また、Add FET ボタンをクリックすることで、新規にライブラリを追加することが可能です。 登録されているライブラリを編集するには、Edit FET ボタンをクリックします。



Feb.2012

MOS-FET のライブラリを選択しましたら、その他のパラメータを編集します。 各パラメータ上(マウスアイコンが () に変化する場所)をダブルクリックしますと、編集画面が起動します。



図 4-13 パラメータの編集



図 4-14 シミュレーションの実行

各パラメータの編集が完了しましたら、Simulate ボタンをクリックしシミュレーションを実行します。



シミュレーションを実行しますと、図 4-15のような画面が起動します。

本画面では、「ディヴィジョンの変更」、「カーソルの表示」、「カーソル位置に対する電圧」、「時間の表示」、「2 点間の傾きの表示」、「印刷」、「CSV ファイルへの出力」を行なうことが出来ます。

尚、カーソル1は左クリックを押しながら、カーソル2は右クリックを押しながら移動することが可能です。



図 4-15 シミュレーション画面

4.3 FPGA Logic のシミュレーション

作成した FPGA Logic のシミュレーションは、DAIAMOND に付属の HDL シミュレータ、ACTIVE HDL を使用 します。



Feb.2012

5 デバイスへの書き込み

デバイスへの書き込み方法は、PAC-Designerから書き込む方法と、ispVM Systemを使用する方法の2種類があります。

5.1 PAC-Designer からの書き込み

5.1.1 ダウンロード・ケーブルの設定

デバイスへのダウンロードを行なうケーブルとして、パラレルポートタイプと USB タイプを使用することが出来ま す。PAC-Designer からダウンロードを行なうためには、どちらのタイプのダウンロード・ケーブルを使用するかを 設定する必要があります。

ダウンロード・ケーブルの設定を行なうには、メニューから[Options]→[Cable and I/O Port Setup]を選択します。



図 5-1 ダウンロード・ケーブルの設定画面の起動

Cable and I/O Port Setup 🛛 🛛				
Programming Cable Interface				
Uses PC Parallel Port (at port 3BC, 378, or 278)				
C <u>h</u> ange				
Configure and Test Parallel Port interface				
[1/0 port address]				
<u> </u>				

図 5-2 ダウンロード・ケーブルの設定

図 5-2 のような画面が起動しましたら、Change ボタンをクリックします。



Change Programming Cable Interface	×
Programming Cable Interface: Uses PC Parallel Port (at port 3BC, 378, or 278) Uses PC USB Port	OK Cancel
Note: Changing the interface will disable all JTAG programming until PAC-Designer is restarted.	

図 5-3 ダウンロード・ケーブルの選択

図 5-3 のような画面が起動しましたら、Parallel タイプか USB タイプかを選択し、OK ボタンをクリックします。

5.1.2 デバイスへのダウンロード

PAC-Designer からデバイスへの書き込みを行なうには、以下2つの方法により実行することができます。

- ① メニューから[Tools]→[Downloads]を選択する。
- ② Downloads アイコンをクリックする。



図 5-4 デバイスへの書き込み



Feb.2012

5.2 ispVM System からの書き込み

PAC-Designer 上で JEDEC ファイルを生成することで、CPLD や FPGA 同様に ispVM System を使用して書き 込みを行なうことが可能です。

JEDEC ファイルを生成するには、以下2つの方法により実行することができます。

- (ア)メニューから[File]→[Export]を選択する(下記図 5-5 の設定画面)。
- (イ) Export JEDEC File アイコンをクリックする(保存場所を示すダイアログ画面と共に、Jedec ファイルが出力直接出力されます)。

Í	PAC-Designer - [POWR1220AT8-1-SSt_Seq_RG_Sup_Trm.PAC: S	shem
	Eile Edit View Tools Options Window Help	
	🗋 🗅 🚄 🖨 🖨 🔍 Q, Q, A, A, A, A, + 🕻 🗶 🗠 🖨	⇒
	I IIII HZ/ HT HA EE IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	

図 5-5 JEDEC ファイルの生成

Export		×	
Export What:			
Jedec File	1	<u>0</u> K	4
In this forma <u>t</u> :		<u>C</u> ancel	
Standard JEDEC File	2		
1			
Export To:			
• <u>F</u> ile:			
C:\PAC-Designer53\Examples\POWF	1220AT8-1	-SSt_Seq_R(
	3	<u>B</u> rowse	
C Clipboard			

図 5-6 JEDEC ファイルの生成

図 5-6の画面が開きましたら、下記4つの設定を行ないます。

- ① Export What で Jedec File を選択。
- ② In this format で Standard JEDEC File を選択。
- ③ Browse ボタンをクリックし、Export To の File 欄に JEDEC ファイルの生成場所とファイル名を指定
- ④ OK ボタンを押し、ファイルを生成する。



Feb.2012

JEDEC ファイル生成後の、書き込み方法は CPLD/FPGA と同様です。 詳細は、ispVM System のユーザーマニュアルを参照ください。

JEDEC ファイルを生成しますと、ヘッダー部に Author(設計者)が入ります。 この欄が、日本語(2 バイト文字)の場合デバイスへの書き込みが正常に行なえませんので Author を空欄もしくは、半角文字に変更する必要があります。

Author の変更は、メニューの[File]→[Summary Information]を選択し、図 5-7 のような画面にて変更します。

Summary	Information	×
Filename: Device:	POWR1220AT8-1-SSt_Seq_RG_Sup_Trm.PAC ispPAC-POWR1220AT8	<u>0</u> K
<u>T</u> itle:	Start 3V and 5V supplies, Generate Reset and Brown out	<u>C</u> ancel
<u>S</u> ubject:	Design Complexity: Simple	
<u>A</u> uthor:	Lattice Applications Group	
<u>K</u> eywords:	ispPAC-POWR1220AT8	
<u>C</u> omments:	Refer to "Design Examples.PPT" (Page 9) in Directory <pac-designer root=""> / Examples Description: VMON1 to 6 monitor input supply voltages EN_2.5_b, En_1V8_B are active low DC-DC Converter Brown-out_Intr_b active low interrupt to CPU if supply fa SS_5V_3V3V_En soft-starts 3.3 and 5V through MOSFE 2.5V and 1.8V supplies should be trimmed to 1% of the S External Voltage profile pins connected to '00' Limit inrush current on 3.3V and 5V bus by MOSFET turn- Sequence 2.5V and 1.8V, After all Supplies stabilize, enab Closed loop trim mechanism The first time, release CPU reset with pulse stretch when supplies all supplies stabilize</pac-designer>	enables uils ET Set voltage on rate le

図 5-7 Summary Information 画面



Ver1.11

6 I2C Utility

対象デバイス : LPTM10-12107

デバイスへの書き込み後、USB・パラレルのダウンロード・ケーブルを使用し、デバイス内部レジスタへのリード・ ライトが可能です。ダウンロード・ケーブルの接続先は、デバイスの JTAG 端子ではなく、I2C 端子となります。

あらかじめ、デザインで I2C インタフェース用のデバイスアドレスを指定します(2.11 節)。 メニューの「Tools」→「Design Utilities…」を選択しますと、図 6-1 のような画面が起動します。

Design Utilities	×
ispPAC-CLK54_Skew_Editor.exe ispPAC-CLK_Freq_Calculator.exe ispPAC-CLK_Freq_Synthesizer.exe ispPAC-CLK_Skew_Editor.exe ispPAC-ExtractFromPacFiles.exe PlatformManager_1014_I2C_Utility.exe PowerManager_1220_I2C_Utility.exe PowerManager_1220_I2C_Utility.exe PowerManager_6AT6_I2C_Utility.exe Description PAC-Designer Designer Utilites.	OK Cancel

図 6-1 デザイン・ユーティリティ選択画面

使用するデバイスに合わせ、ユーティリティツールを選択し、OKを押すと図 6-2の様な I2C ユーティリティが起動します。

🖞 Platform Ma	nager 12G	
<u>File View Optic</u>	ons <u>H</u> elp	
	2C Address = 0x07	2]
<u>∨</u> MONs	<u>F</u> aults	<u>D</u> ACs
Inputs	<u>A</u> II	<u>O</u> utputs
<u>R</u> eset	UES	<u>S</u> MB

図 6-2 I2C ユーティリティ



Feb.2012

Option の **I2C** Interface を起動し (図 6-3)、図 6-4 の画面にてダウンロード・ケーブルの種類を設定 します。

I ² C is	:pPAC	-POWRI	220 A 1	8 120	Utility
<u>F</u> ile	⊻iew	<u>O</u> ptions	<u>H</u> elp		
		I2C Int	erface		

図 6-3 I/O セットアップの起動

G	able and 1/0 Port Setup 🛛 🛛
	12C Cable Interface
	C Lattice Parallel Cable Port 0x378
	C Lattice USB Cable
	USB2 FTDI Interface
	🗖 Demo Mode (bypass interface checks)
	Configure FTDI USB Interface
	Settings
	(OK) Cancel

図 6-4 I/O セットアップ画面

I2C ユーティリティの I2C アドレスを、あらかじめデザインで設定している値に合わせます(図 6-5)。 設定後は各メニューボタンにてレジスタ・アクセスが可能です。"Faults"メニューに関しては I2C ア ドレスの設定に関わらず動作します。

L e Platform Mana <u>File View Options</u>	nger 12C Help		
I2C Address = 0x07			Platform Manager 126 Address
<u>⊻</u> MONs	<u>F</u> aults	<u>D</u> ACs	Enter Two Digit I2C Address
			0×7 <u>OK</u>
<u>Inputs</u>	<u>A</u> II	<u>O</u> utputs	D E E Cancel
<u>R</u> eset	UES	<u>S</u> MB	<u>A</u> <u>B</u> <u>C</u> Backspace
			<u>7 8 9</u> Clea <u>r</u>
			4 <u>5</u> <u>6</u> Default <u>V</u> alue
			1 2 3
			<u>Q</u> +/
			Enter up to 2 Hex Digits,
			Then Click OK.

図 6-5 I2C アドレスの設定



Feb.2012

7 プラットフォーム・マネージャーを正しく使用するために(TN1223より)

プラットフォーム・マネージャーを正しくご使用いただく為、ボード設計前に本節も必ずご確認下さい。

7.1 デバイスの電源要求

プラットフォーム・マネージャーは複数の電源系統を持ち、それぞれ適切に扱う必要があります。図 7-1 には 基本的な電源周辺とJTAG 接続を示します。この図では以下に案内している、必要とされるすべてのコンデンサ は描かれておりません。多くのアプリケーションでは、APS を除くすべての電源ピンは共通の 3.3V に接続しま す。VCCA はフェライト・ビーズで分離します。また、すべてのグランドピン(GND, GNDIO, PGND, PGNDD, PGNDA)は、共通の GND に接続します。

VCC

FPGA 部の主電源で推奨電圧範囲は 3.135V~3.465V です。 すべての VCC ピンには可能な限り近くに、 それぞれ 0.1 μ F のデカップリング・コンデンサを配置します。 さら推奨としては、この 3.3V 電源系統には、1-10 μ F のタンタル・コンデンサを 1 個配置します。

VCCAUX

FPGA 部の補助電源で推奨電圧範囲は 3.3V±5%です。VCCAUX ピンは可能な限り近くに、0.1 μ F のデカップリング・コンデンサを1 個配置します。VCCAUX は上記の VCC と同一の電源系統に接続します。

VCCIO0, VCCIO1, VCCIO3

FPGA部の各I/Oバンク電源です。これらのI/Oバンク(0,1,3)電源の推奨電圧範囲は1.14V~3.464Vです。 各ピンには少なくとも 0.1μFのデカップリング・コンデンサを1個配置します。また、例えば複数のI/Oバンクが 3.3Vを使用する場合は、すべて共通の3.3Vに接続します。未使用のI/OバンクはVCCIOを未接続(フローティ ング)にしておきます。

VCCIO2

FPGA 部の I/O バンク 2 と、FPGA 部の JTAG ポートの電源です。この電源の推奨電圧範囲は 2.25V~3.6V です(他の I/O バンクと異なるのでご注意下さい)。 0.1μ F のデカップリング・コンデンサを 1 個配置します。

PVCCA

CPLD 部のアナログ回路電源です。0.1 µ F のデカップリング・コンデンサを1 個配置します。また他の VCC レ 系統から分離する為、フェライト・ビーズを1 個配置します。 推奨電圧範囲は 2.8V~3.96V です。

PVCCD

CPLD 部の主電源です。0.1 µ F のデカップリング・コンデンサを 1 個配置します。推奨電圧範囲は 2.8V~ 3.96V です。

PVCCINP

CPLD 部のディジタル入力ピン(N1~N4) 電源です。 推奨電圧範囲は 2.25V~5.5V です。

PVCCJ

CPLD 部の JTAG ポート電源です。この電源の推奨電圧範囲は2.25V~3.6Vです。0.1 μ F のデカップリング・ コンデンサを1 個配置します。このピンは FPGA 部の JTAGA ポート電源である、VCCIO2 部への供給電源と同 一の電源に接続します。



Ver1.11

JTAG プログラミング

プラットフォーム・マネージャーは2つのJTAGポートを持ち、外部で接続が必要です。図7-1を参照し適切な 接続を行ってください。

APS

デバイス内部 E²CMOS へのもう一系統の電源供給ピンです。VCCD とVCCA が電源に接続されている、通常の環境下では、このピンにはなにも接続してはいけません。フローティングとします。



図 7-1 電源及び JTAG 接続


Ver1.11

Feb.2012

7.2 I/Oピンのインタフェース

CPLD 部入力ピン

CPLD部には4つの入力ピンがあり、PVCCINPにより電源が供給されます。未使用の入力ピンはGNDに接続します。

CPLD 部入出力ピン

OUT 5~OUT 16はオープンドレイン出力ピンです。これらのピンは外部プルアップ抵抗で処理 します。未使用の出力ピンはフローティングにします。プルアップ電圧は5Vまで対応可能です。

VMON ピン

VMONピンは電圧のモニタに使用します。負荷にできるだけ近い場所で測定対象に接続します。VMONGS ピンはGNDに接続します。差動で精度の高い測定を行うために、VMON測定箇所の近くに接続します。未使用 のVMONピンはフローティングか GND 接続にします。

HVOUT ピン

VMONピンはNチャンネル MOS-FETの制御に使用します。またこのピンはオープンドレイン出力とすること もできます。MOS-FETドライバとして使用する場合、10~100Ωの直列抵抗を使用し、抵抗は可能な限りFETの ゲート近くに配置します。オープンドレイン出力で使用する場合、外部プルアップ抵抗が必要です。プルアップ 電圧は13Vまで対応可能です。未使用の HVOUT ピンはフローティングか GND 接続にします。

TRIMピン

TRIMピンはDACのTRIM出力です。デバイス内部のトリム機能と外部抵抗と共に用い、外部DC-DCの出力 電圧設定を行います。トリム用のレジスタは可能な限りDC-DCのトリム端子の近くに配置します。TRIMピンと VMONピンは関連付けがあり、例えばTRIM2はVMON2に関連つけられます。未使用のTRIMピンはフローティ ングにします。

FPGA I/O ピン

FPGA 部の I/O ピンは、差動も含め様々な種類の IF をサポートします。I/O をサポートするバンクは4つあり、 各バンクは独立した VCCIO と GND を持ちます。未使用のピンは内部プルアップ付の入力ピンとして設定されま す。未使用ピンは全てオープンにします。

SLEEPN ピン

SLEEPN ピンがLに設定されている間、FPGA 部はスリープモードとなります。4.7K~10KΩのプルアップ抵抗 で VCC に接続します。

I²C Control Signals

プラットフォーム・マネージャーは I²C バスを持ち、ADC の値のリードや TRIM 用の DAC 制御を行います。I²C バスには、標準的なオープンドレインのピンで接続します。SDA と SCL ピンのプルアップ抵抗には 2.2K~3.3K Ωを使用します。バスは 100kHz~400kHz で動作します。



Ver1.11

Feb.2012

7.3 クロックピンの使用方法

プラットフォーム・マネージャーは複数のクロック系統を持ち、ボード上での接続とソフトウェアでの設定が必要です。また、FTIMERの為のクロック接続も重要です。以下に BGA パッケージと TQFP パッケージでのボード上での接続を示します。





Feb.2012

Ver1.11

更新履歴

表 8-1 更新履歴

バージョン	リリース日	更新内容
Ver1.00	2010/12	初版リリース(PAC-Designer6.0 対応) K.Sakashiri
Ver1.10	2011/7	9ページ、OV/UV 設定について補足追加。PAC-Designer6.1の DAIAMOND 対応
Ver1.11	2012/2	誤植修正、PAC-Designer6.2 対応