

『VHDL 入門編トライアル・コース』を受講して頂き、誠にありがとうございます。



本ワークショップは、VHDL による論理回路設計が初めての方を対象にしています。 従って、非常に簡単な内容となっています。

本ワークショックを受講すると、VHDLの概要が理解でき、基本的な記述方法が習得できる内容になっています。



VHDL で設計できるようになるために、以下のマテリアルを用意しています。

「① 『VHDL 入門編トライアル・コース』のテキスト」では、概要と基本的な記述を紹介します。

そして、演習を通して理解度を上げてもらうため、「②『VHDL 入門編トライアル・ コース』の演習マニュアルと演習データ」を用意しています。

演習を実施するには、ModelSim-Altera などの論理シミュレータが必要です。

アルテラ社の Web サイトから、無償版の ModelSim-Altera Starter Edition を入手 することができます。

VHDL で論理回路を記述したら、実機確認する前にシミュレーションで検証をしま すが、シミュレーションをするには入力ピンのテスト条件を記述したテストベンチが必 要です。

このテストベンチは、基本的に Verilog-HDL で自作する必要があります。

そのため、「③ 『はじめてみよう! テストベンチ - VHDL 編』 のテキスト」 でテストベンチのための記述方法を紹介します。



本ワークショップのアジェンダです。

最初に、言語設計の概要を説明し、続けて、VHDLの基本事項と構造を説明します。 その後、実際の回路記述の方法として、簡単な組み合わせ回路、複雑な組み合わ せ回路、順序回路を説明します。

最後に、階層設計に必要不可欠な下位ブロックの呼び出しの記述方法を説明しま す。



次に、VHDL の基本構造がどのようになっているのかを確認しましょう。



HDL は文字どおりハードウェアを記述するための言語です。但しここで言う ハードウェアとは論理回路のことです。アナログ回路ではありません。

現在ではデバイスも大規模になり、大規模論理回路を短期間で設計する必要があります。従来の回路図を使用する設計手法では HDL で設計をするのに比較すると多大な労力を必要とするため HDL での設計が主流となっています。

また、回路図で ASIC を開発する場合は、まず ASIC ベンダーとシリーズ を決めてから設計作業に入る必要があります。理由は、回路図で使用するラ イブラリがベンダー/シリーズ毎に異なるためです。

HDL を使用すれば機能設計が終わった後、あるいは FPGA でプロトタイプ を動かした後でも選定を変える事が可能となります。

ハードウェア言語として VHDL と並んで主流なのが Verilog-HDL です。 VHDL は米国国防省によって、VHSIC プログラムで規定された標準言語で

あり、早い段階から IEEE で標準化されていました。

Verilog-HDL は個人により発案され、Open 環境で磨かれてきた標準言語です。

どちらの言語にも特徴があり、どちらが優れているなどと優劣をつけられるものではありません。現在では、Verilog-HDLも IEEE により標準化され、 VHDL、Verilog-HDL どちらも各種合成ツールやシミュレータで対応されています。



HDL で記述された論理回路(RTL: Register Transfer Level などとも 呼ばれます)を実際にデバイス上に構築していくためには、ゲート回 路に変換する必要があります。この作業を論理合成と呼び、一般的に は、論理合成ツールと呼ばれるソフトウェアが使用されます。

論理合成を行う際には、RTL 記述をゲート回路に変換するほかにも、 リソース削減のために冗長な記述の最適化も行います。

論理合成ツールには各種ありますが、いくつかあげるとすると MentorGraphics 社の Precisiton Synthesis や Synopsys 社の Synplify Pro などがあります。

ごれら論理合成ツールを使用して目的とする ASIC や FPGA 用の ネットリストを生成します。ネットリストとはゲート回路に変換されたもの で、各素子の接続関係がテキスト表現されたものです。

また、アルテラ社 FPGA を使用する場合には、アルテラ社専用の設計ツールである Quartus Prime に独自の論理合成機能を搭載しています。 Quartus 内の論理合成ツールを使用しない場合には、汎用の論理合成ツールで生成したネットリストを Quartus Prime に取り込んで設計に使用することも可能です。



一般的な FPGA/CPLD の設計フローを紹介します。

まず、装置やボード・レベル、FPGA/CPLD 内の設計仕様の検討を行った後に、HDL による実際の設計作業に入ります。

その後、内部遅延を含めない論理的なシミュレーションを行い、想定された動作をしているかどうかを確認します。

もし、想定する動作をしていない場合は、デザイン・エントリーに戻って修正して再度シミュレーションを実施します。

HDL による設計が概ね問題ないと判断できれば、論理構成 → 配置配線 → タイミング検証と進みます。

これらは、ツールが行ってくれます。



タイミング検証とは、FPGA/CPLD内部のスタティックなタイミング解析を指します。

配置配線結果がユーザの満足するタイミング仕様となっているかを検証します。

最後に、ボードに実装されている FPGA/CPLD ヘデータを書き込んで、実 機検証(デバッグ)を行います。



まずは VHDL の書式や予約語など基本ルールを確認しましょう。



まずは書式ルールについてです。

1つのステートメント(処理)の終了には、セミコロン (;)を付けます。

指定されている予約語を使用します。(if, then, in, out など、次ページに記載しています)

VHDL では、コンポーネント間の接続などの配線 (signal) や各種変数 (variable) などが使用されますが、これらは必ずデータタイプを指定して使用 する必要があります。データタイプには、標準で定義されているものや、ユー ザが新しくデータタイプを定義して使用することができます。VHDL ではデー タタイプを重視した言語であり、同じデータタイプでないとデータ代入するこ とができません。

ファイル名やピン名、信号名、レジスタ名などには、いくつかルールがありま す。最初の文字は必ず英字で始めるようにしなければならず、数字や記号を 使用することはできません。使用できる文字は、英字、数字、記号は'_'(ア ンダーバー)で、それ以外の記号などは使用することが出来ません。'_'は2 個以上続けて使用することはできません。また、予約語を信号名やピン名に 使用することはできません。たとえば、ピンに "in" という名前を付けることは できません。

予約語	À ALTIMA
▶ 予約語(主なもの) abs access after all and architecture attribute begin block buffer bus case component configu constant downto else elsif end entity exit file generate if in inout is library loop map mod next nor not null of on open or others out port process range record register rem report select signal subtype then to type until use variable wait when while with xor	ration for function nand new package return
© Copyright ALTIMA Corp. & ELSENA, Inc. Public	12

VHDL では、ファイル内の大文字・小文字を区別しません。たとえば信号名 に"data_a"と定義した場合には、"data_a"と記述しても"DATA_A"と記述 しても同じ信号と認識されます。ただし、例外として特定のデータタイプ(不 定値(X)や未定値(U)、ハイインピーダンス(Z)など)を代入する際には大 文字を使用します。参考として、Verilog-HDL では大文字・小文字の区別を します。

最後に読みやすくするための工夫として、改行やインデント、コメントを使用 することができます。

1つのステートメントが長くなる場合などには、複数行に分けて記述することができます。

コメントを入れる場合には、コメントの開始位置に '-' (ダブル・ハイフン)を付けます。ダブル・ハイフンを付けるとそれ以降、その行が改行されるまでがコメントと認識されます。

VHDL には複数行をまとめてコメントアウトする記述方法がありませんので、1 行ずつダブル・ハイフンを付ける必要があります。

こちらが VHDL で使用される予約語です。よく使用されるものを記載しています。



次に、VHDL の基本構造がどのようになっているのかを確認しましょう。

基本	構造: 全体像	ALTIMA ELSENA
/	パッケージ呼び出し	
e	ntity エンティティ名 is ポート宣言など nd エンティティ名;	
a b e	rchitecture アーキテクチャ名 of エンティティ is 各種宣言 egin 回路記述部 nd アーキテクチャ名;	名
© Copyright ALTIMA C	Corp. & ELSENA, Inc. Public	14

もっともシンプルな VHDL はエンティティ宣言部(水色)とそれに関連したアーキテ クチャ本体部(ピンク)で構成されます。

エンティティ宣言は回路図のシンボルのようなもの、アーキテクチャ宣言はその中の回路、という風にイメージすると分かりやすいと思います。

また、パッケージの呼び出し(黄色)で演算子や標準的な関数等を使用できるようにします。



まずは、パッケージの呼び出しです。

パッケージとは理論値、演算子や標準関数などが定義されたものです。これらを呼び出すことによって、演算子や標準関数を使用できるようになります。

VHDL の各種パッケージは、論理合成ツールやシミュレータでは設定済み(コンパ イル済み)の状態で組み込まれているため、ユーザはパッケージを宣言するだけで 使用することができます。

回路記述では必ず最初にこのパッケージ呼び出しが必要です。一般的に用いられる標準パッケージを示します。

 \cdot std_logic_1164

基本パッケージです。std_logic データタイプや関数が定義されています。

std_logic_unsigned

符号なし整数として std_logic_vector タイプを扱うために std_logic_arith を拡張した ものです。算術演算子 (+, -, *)、比較演算子 (<, <=, >, >=, =, /=)、シフト演算子 (>>, <<) などが含まれます。

std_logic_signed

符号つき整数として std_logic_vector タイプを扱うために std_logic_arith を拡張したものです。算術演算子、比較演算子、シフト演算子などが含まれます。 std_logic_unsigned と std_logic_signed を同時に使用することはできません。

 \cdot std_logic_atith

基本的な算術演算子が定義されています。



このようにいくつかの標準パッケージがありますが、呼び出す際にはライブラリから 指定する必要があります。

ライブラリとは、複数のパッケージをまとめて1つのディレクトリに格納したものです。 IEEE ライブラリは、IEEE によって承認されたライブラリで、前頁で紹介した、 std_logic_1164 や std_logic_arith 等が含まれています。

このライブラリやその中のパッケージを使用するために、パッケージの呼び出しが必要なのです。ライブラリ、パッケージを呼び出す前に、まず library ライブラリ名; とラ イブラリの宣言をします。

そのあとに、use ライブラリ名.パッケージ名.all; と記述し、パッケージを宣言します。 all とすることによって、パッケージ内のすべての宣言を含むことができます。

std_logic_1164 を定義するには、 library ieee; use ieee.std_logic_1164.all; という風に記述します。

また、呼び出したパッケージの有効期間は、エンティティの終了までです。

1つのファイル内で複数のエンティティを記述している場合には、ライブラリの宣言と パッケージの宣言をやり直す必要があります。



ライブラリやパッケージの呼び出しができたら、いよいよ回路に関する記述をしてい きたいところですが、

回路記述をする前に、エンティティ宣言が必要です。エンティティ宣言では、作成するエンティティの入出力ポートの一覧、および、それらの属性やデータ・タイプを記述します。

エンティティ宣言の記述方法としては、entity から始まり、任意のエンティティ名が続き、is と続きます。この後に、エンティティのポート一覧を記述します。 最後に end エンティティ名; で終了です。

入出力ポートの宣言は、port ();の括弧の中に、信号名:属性 データ・タイプ;という順番で記述し、複数ポートがある場合には、セミコロン(;)で区切り追加していきます。一覧の最後のポート宣言にはセミコロンは付けず、括弧で閉じてセミコロンを付けます。

属性は in (入力)、out (出力)、inout (双方向)を指定します。入力属性で宣言され たポートにエンティティ内部から値を代入することはできません。出力属性の信号を 信号代入の右辺で使用することもできません。

基本構造: データ > VHDL はデータ・ > 全ての信号、変数 > 代入文の左辺と右	・タイプ タイプに厳格な言語 、定数などは、データ・タイプを指定 辺は、同じデータ・タイプ	ELSENIA
bit	0, 1 (2値のみ) 例)signal data : bit;	
bit_vector	bit のベクタ・タイプ 例)signal data : bit_vector(3 downto 0);	
integer	整数 (32ビット) 例) signal data : integer; signal data : integer range 0 to 255;	
boolean	論理值 (false, true)	
std_logic	0, 1, X, Z, U, W, H, L, - 例)signal data : std_logic;	
std_logic_vector	std_logic のベクタ・タイプ 例)signal data : std_logic_vector (2 downto 0);	
© Copyright ALTIMA Corp. & ELSENA, Inc.	Public	18

ポートや信号を宣言するにはデータ・タイプの指定が必要です。

デザイン内で使用しているすべての信号(signal)、変数(variable)、定数(constant) にデータ・タイプを指定します。VHDL はデータ・タイプに厳格な言語であるため、 異なるデータ・タイプ同士の代入はできません。また、同じデータ・タイプでもビット幅 の異なるものは代入できません。

このリストは VHDL の標準データ・タイプです。

bit タイプは、'0' '1' の2値のみで論理値を表します。bit_vector タイプは、bit タイ プのベクタ配列を表し、2bit 以上の信号となります。使用する際にはビット幅を指定 します。

integer タイプは、32bit の整数値を表し、整数範囲を range で指定します。指定し ない場合は、32bit として扱われます。(コンパイラの条件による) range 0 to 255 と指 定すると、8bit の信号となります。

boolean タイプは、真(true)と偽(false)を表します。比較などの関係演算子で、その 演算結果として真であれば true、偽であればfalse を返します。

std_logic タイプは、9値のロジック信号 ('U', 'X', '0', '1', 'Z', 'W', 'L', 'H', '-')を表すことができるデータ・タイプです。std_logic_vector タイプは、std_logic の 配列ベクタとなります。std_logic はもっとも一般的に使われるタイプです。

bit, boolean, integer は standard パッケージで定義され、std_logic、std_logic_vector は std_logic_1164 パッケージで定義されます。



それでは、演習1を実施してください。 詳細は、演習マニュアルをご覧ください。



エンティティ宣言ができましたら、回路の動作や構造(アーキテクチャ)を記述していきます。

回路記述部は、組み合わせ回路や順序回路、下位ブロックを呼び出したりして、回路の動作や構造を記述します。

アーキテクチャはエンティティ宣言で指定したシンボル内の回路を表現していますので、アーキテクチャ名 of エンティティ名 is という風にどのエンティティに含まれる、という記述で始まり、回路記述部分を begin と end で囲った中に記述します。 end のあとには再度アーキテクチャ名を記述します。

アーキテクチャ内で使用する中間信号や変数などがある場合には、isと begin の間 (各種宣言部分)に記述します。

中間信号などの宣言にも、先ほどのデータ・タイプの指定が必要です。



回路記述に使用されるさまざまな回路表現方法を見ていきましょう。



まずは簡単な組み合わせ回路の表現方法についてです。

いくつか例を挙げていますが、このように論理式1行の記述で組み合わせ回路を表現することができます。

まずは、2入力 NAND の記述例で、論理演算子(and や not)を使用しています。 優先順位を付ける場合には、このように括弧を付けて指定します。 in1 と in2 の and をとり、 not を付けて na に代入していますので、出力側に not が付きます。

次にセレクタの記述例です。セレクタ回路は回路設計でよく使用される回路で、セレ クタ信号により複数の入力信号を切り替えて出力します。VHDL ではこのようにセレ クタ回路を記述することができます。sel が '0' の時に d0 を出力し、sel がその他値 ('1') の時に d1 を出力します。

3つ目は桁上がり信号を作成する回路例です。セレクタ回路と似た記述をします。 carry 信号に、cnt が "1001" (10進の '9')の時に '1' が出力されるようになります。 このように構文を使用することにより、簡単に回路を記述することができます。

最後に、加算回路の記述例です。加算回路は、and や or、not を組み合わせて作成することができますが、VHDL 記述では算術演算子を使用することができるので、このように1行で記述することも可能です。

演算子				ALTIMA	ELSE
	論理演算子			関係演算子	
シンボル	意味		シンボル	意味	
and	論理積		=	等しい	
or	論理和		/=	等しくない	
not	論理否定	1	<	小さい	
nand	論理積の否定	1	<=	小さいまたは等しい	
nor	論理和の否定	1	>	大きい	
xor	排他的論理和	1	>=	大きいまたは等しい	
	算術演算子			その他	
シンボル	意味		シンボル	意味	
+	加算、プラス符号		abs	絶対値	
-	減算、マイナス符号	1	&	連接	
*	乗算	1			
/	除算	1			
mod	剰余(符号付)	1			
rem	剰余	1			
opyright ALTIMA Corp. & ELSI	NA, Inc.	Public			

ここで回路記述で使用する演算子について確認しておきましょう。前頁の例で、論理演算子と算術演算子を使用していました。

論理演算子は、and や or などの論理をそのまま記述することができます。

算術演算子は、加算や減算、乗算を記述することができます。

VHDL 標準パッケージでは、論理演算子は bit タイプでのみ、算術演算子は integer タイプでのみ使用可能で、std_logic_vector で定義した信号に対して算術演算子を使用するには、std_logic_unsigned (符号なし)もしくは std_logic_singed (符号 付き)というパッケージを呼び出す必要があります。

関係演算子は、右辺と左辺の比較を行い、boolean タイプの"真(true)"、"偽 (false)"を返し、if 文の条件式で使用されることが多い演算子です。

その他、abs は絶対値を返し、& を使用してビットやベクタを連結することができます。



これらの演算子を使用してゲート回路を記述することができます。

オペランド1つに対し使用して、notを使用して反転、andを使用して各オペランドの and を左辺に代入します。

3つ以上のオペランドがある場合には、VHDL では左の論理式のほうが優先順位が 高いなどがないため、括弧で優先順位を付けることが必要です。ただし、"not"だけ は他の演算子よりも優先順位が高くなります。



VHDL 標準パッケージ(bit、boolean、integer など)では、論理演算子と算術 演算子で使用できるデータ・タイプが一部のみのため、別のデータ・タイプで 使用する場合には、演算子の使用を定義しているパッケージを呼び出す必 要があります。



それでは、演習2を実施してください。 詳細は、演習マニュアルをご覧ください。



1行では記述することができない複雑な組み合わせ回路は、process 文を使用して 記述します。

process 文の記述は、まず process (a, b) のようにまず記述し、括弧の中の信号いず れかの値が変化した時に、process 文の中の記述が実行されます。この括弧の中を センシティビティ・リストと呼びます。

最後は end process; で1つの process 文が終了します。 end まで実行されると、また センシティビティ・リストのいずれかの信号が変化するまで動作しません。

この例のように、and 回路を process 文を使用して組み合わせ回路を記述する場合には、センシティビティ・リストにすべての入力信号を記述します。

if 文や case 文を使用して、条件などを付けることによってより複雑な回路を記述することができますが、if 文や case 文は必ずこの process 文内で使用することになります。



それでは、演習3を実施してください。 詳細は、演習マニュアルをご覧ください。



次に if 文を使用した組み合わせ回路の記述方法です。if 文は必ず process 文内 で使用します。

まずは、センシティビティ・リストにすべての入力信号を記述します。

if () then の括弧に条件を記述します。2つ目以降の条件は else () then で記述しま す。条件は上の記述から順番に評価され、条件が "真(true)"となった場合にその 記述内が実行されます。

すべての if、ifelse 条件が"偽(false)"となった場合には最後に記述した else が実行 されます。

この例文のように、if 文を使用してセレクタ回路を記述することができます。

この場合は、if、ifelse で2つのセレクタが記述されており、1つ目の if 条件が最初に 評価されるため優先順位が高くなるので、構成される回路は左下の図のようになりま す。



それでは、演習4を実施してください。 詳細は、演習マニュアルをご覧ください。

ALTIMA ELSE
▶ 条件は、同時に評価される ◆ 優先順位はない
全ての条件を考慮しなければ ならない
◆ 重なる条件が無いようにする 必要がある
 when others は、条件に無いその他の場合に実行される
▶ process ブロック中で使用可能
a q
c
d
sel2

if 文と同じくよく使用されるのが case 文です。 case 文も process 文内で使用します。 case () is で括弧内に、条件となる信号を記述し、when 条件となる信号の値 => 実 行されるステートメント、という風にすべての取り得る条件の場合を考慮する必要が あり、条件は重なりが無いように記述する必要があります。 when others を使用して 条件にない場合を記述します。 最後に end case; で終了します。

if 文は上から順番に評価されますが、case 文はすべての条件が同時に評価されま す。前頁の if 文の条件式では優先順位付きのセレクタ回路が構成されましたが、 case 文を使用するとこの例のように優先順位のないセレクタ回路が構成されます。



それでは、演習5を実施してください。 詳細は、演習マニュアルをご覧ください。



ここまでは組み合わせ回路の記述方法を見てきました。回路設計をするにはもう一つフリップフロップという順序回路を使用する必要があります。

フリップフロップを記述するには、process 文で if 文を使用します。センシティビ ティ・リストにクロック信号と、非同期制御信号のみを記述します。 if 文の条件で if (clk 'event and clk =1) then という風に、 clk 信号が立ち上った時という条件を記述 し、そのあとに出力を記述していきます。

フリップフロップにはクリア信号を使用しますが、クロック記述(if (clk 'event and clk =1))よりも先に if (reset =1) などリセットを記述すると非同期クリアとなり、クロックより も後に記述すると同期クリアとなります。

クリア信号付きフリッフ	
同期クリア付きフリップフロップ architecture logic of ff_sync is begin process (clk) begin if (clk 'event and clk = '1') then if (clr = '0') then q <= '0'; else q <= d; end if; end if; end process; end logic;	非同期クリア付きフリップフロップ architecture logic of ff_async is begin process (clk, aclr) begin if (aclr = '0') then $q \le '0'$; elsif (clk 'event and clk = '1') then q <= d; end if; end process; end logic;
© Copyright ALTIMA Corp. & ELSENA, Inc.	Public 34

同期クリアと非同期クリアを使用したフリップフロップ記述例です。

同期クリア付きフリップフロップでは、センシティビティリストに "clk"のみが記載され、 クロックイベントの記述のあとにクリアの記述が書かれています。

右側の非同期クロック付きフリップフロップでは、センシティビティリストに、クリア信号も記述されています。また、クリア記述がクロックよりも先に記述され、クリア信号が有効になった際には、直ちにフリップフロップの値がクリアされるという動作をします。



クロック・イネーブル付きのフリップフロップも同じように記述することができます。

if (ena = '1') then というようにイネーブル信号の条件式を追加することによって、クロックが入力され、かつイネーブルが有効になった時のみデータをアップデートできるフリップフロップの動作となります。

この例では、簡単にするためにクリア信号を省いています。



それでは、演習6を実施してください。 詳細は、演習マニュアルをご覧ください。



最後に VHDL を使用した階層の記述方法について説明いたします。

実際に回路設計を進めていく際には、既存のエンティティをコンポーネントし、上位 階層から呼び出して使用することが多いです。このようにすると1ファイル内の記述が 無駄に長くなったりすることを防ぐことができますし、よく使用する機能などをコン ポーネント化し汎用的に使用することができます。

VHDL で下位階層を呼び出して使用するには、コンポーネント宣言と、コンポーネント接続記述、のセットが必ず必要です。

コンポーネント宣言は、下位階層のポートの宣言とデータ・タイプ宣言を記述します。 コンポーネント接続では、現在の階層内の信号と呼び出した下位階層のポートの接 続関係を記述します。



コンポーネント宣言とコンポーネント接続の記述方法です。

コンポーネント宣言(黄色)は下位階層のエンティティ宣言に似ています。呼び出す下位階層のエンティティ宣言をコピーし entity の部分を component に変更し is を消します。最後も entity を component に変更し、end component; とすると簡単に記述できます。

接続記述(水色)には、まずインスタンス名を記述します。インスタンス名とは このコンポーネントにつけられる名前のようなもので、現在の階層上での識別 名となりますので、同じコンポーネントを複数呼び出す場合にはそれぞれ固 有のインスタンス名を付けます。

次に下位階層のエンティティ名を記述します。port map に続けて下位階層のポートと現在の階層の信号を接続していきます。=>を使用し、複数ポートがある場合はカンマ(,)で区切って、次の接続を記述し、最後は);で閉じます。



下位ブロック呼び出しの記述例です。

このように simpcnt (エンティティ A)と compare (エンティティ B) という2つのエン ティティがあるとします。

エンティティ A はフリップフロップを使用したカウンタとなっています。 エンティティ B は比較器です。

これら2つのエンティティを使用して回路を作ってみましょう。(次頁)



それでは上位階層から前頁の2つのエンティティを呼び出してみましょう。

まずはそれぞれ simpcnt と compare のコンポーネント宣言を architecture 内で記述します。

次にポートの接続を記述していきますが、右下のように、simpcntのqポートと compareの dataa ポートを接続しますので、接続するための count という名前の signal を宣言しておきます。

最後にポートマップにそれぞれのポートの接続を記述して階層構造の完成です。



ここまで、このアジェンダに沿って、説明してきました。



冒頭でも触れましたが、VHDL で設計できるようになるために、以下のマテリアルを 用意しています。

「①『VHDL入門編トライアル・コース』のテキスト」では、概要と基本的な記述を紹介します。

そして、演習を通して理解度を上げてもらうため、「②『VHDL 入門編トライアル・ コース』の演習マニュアルと演習データ」を用意しています。

演習を実施するには、ModelSim-Altera などの論理シミュレータが必要です。

アルテラの Web サイトから、無償版の ModelSim-Altera Starter Edition を入手することができます。

VHDL で論理回路を記述したら、実機確認する前にシミュレーションで検証をしますが、シミュレーションをするには入力ピンのテスト条件を記述したテストベンチが必要です。

このテストベンチは、基本的に VHDL で自作する必要があります。

そのため、「③ 『はじめてみよう! テストベンチ – VHDL 編』 のテキスト」 でテストベンチのための記述方法を紹介します。



いかがでしたか? これで、『VHDL 入門編トライアル・コース』のワークショップは終了です。 受講して頂き、誠にありがとうございました。